Vesta
中文
源代码

VEXPANDPD

从 Dense 内存装入 Sparse 打包双精度浮点值

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
EVEX.128.66.0F38.W1 88 /rVEXPANDPD xmm1 {k1}{z}, xmm2/m128A有效有效使用 AVX10.1 写入mask k1 将包装的双精度浮点 AVX512F OR值从 xmm2/m128 扩展至 xmm1 。
EVEX.256.66.0F38.W1 88 /rVEXPANDPD ymm1 {k1}{z}, ymm2/m256A有效有效使用 writemask k1 将包装的双精度浮点 AVX512F)OR AVX10.1值从 ymm2/m256 扩展至 ymm1 .
EVEX.512.66.0F38.W1 88 /rVEXPANDPD zmm1 {k1}{z}, zmm2/m512A有效有效使用 writemask k1 将包装的双精度浮点或 AVX10.1 值从 zmm2/m512 扩展至 zmm1 。

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Tuple1 Scalar

实测开销

正在从 arch-data 加载实测数据...

说明

将 源操作数(第二个操作数)中输入矢量的双精度浮点值扩展至8/4/2,毗连到由写掩码 k1选择的目标操作数(第一个操作数)中的稀疏元素.

目标操作数是一个ZMM/YMM/XMM登记册,源操作数可以是ZMM/YMM/XMM登记册或512/256/128-bit 内存位置.

输入矢量从 源操作数 中的最低元素开始. 写掩码 注册 k1 选择目标元素(如果小于 8 个元素,则选择部分矢量或稀释元素),由输入矢量中的上升元素取代. 未被 写掩码 k1 选择的目标元素不是未修改就是零,这取决于 EVEX.z.

EVEX.vvvv是保留的,必须是1111b,否则指令会#UD.

注意压缩的移位假设一个预缩放(N)与单个元素的大小相对应,而不是全向量的大小.

行动

VEXPANDPD (EVEX Encoded Versions)

(KL, VL) = (2, 128), (4, 256), (8, 512)

k := 0

FOR j := 0 TO KL-1

i := j * 64

IF k1[j] OR *no writemask*

        THEN

             DEST[i+63:i] := SRC[k+63:k];

             k := k + 64

        ELSE

             IF *merging-masking*           ; merging-masking

                 THEN *DEST[i+63:i] remains unchanged*

                 ELSE                       ; zeroing-masking

                    THEN DEST[i+63:i] := 0

             FI

FI;

ENDFOR

DEST[MAXVL-1:VL] := 0

Intel C/C++ 内在编译器

VEXPANDPD __m512d _mm512_mask_expand_pd( __m512d s, __mmask8 k, __m512d a);
VEXPANDPD __m512d _mm512_maskz_expand_pd( __mmask8 k, __m512d a);
VEXPANDPD __m512d _mm512_mask_expandloadu_pd( __m512d s, __mmask8 k, void * a);
VEXPANDPD __m512d _mm512_maskz_expandloadu_pd( __mmask8 k, void * a);
VEXPANDPD __m256d _mm256_mask_expand_pd( __m256d s, __mmask8 k, __m256d a);
VEXPANDPD __m256d _mm256_maskz_expand_pd( __mmask8 k, __m256d a);
VEXPANDPD __m256d _mm256_mask_expandloadu_pd( __m256d s, __mmask8 k, void * a);
VEXPANDPD __m256d _mm256_maskz_expandloadu_pd( __mmask8 k, void * a);
VEXPANDPD __m128d _mm_mask_expand_pd( __m128d s, __mmask8 k, __m128d a);
VEXPANDPD __m128d _mm_maskz_expand_pd( __mmask8 k, __m128d a);
VEXPANDPD __m128d _mm_mask_expandloadu_pd( __m128d s, __mmask8 k, void * a);
VEXPANDPD __m128d _mm_maskz_expandloadu_pd( __mmask8 k, void * a);

SIMD 浮点 例外

None.

其他例外

参见表2-51中的例外类型E4.nb,"类型E4类例外条件".

Additionally:

#UD                       If EVEX.vvvv != 1111B.

来源