Vesta
中文
源代码

VFIXUPIMMSS

修复特殊的 标量 浮点32 值

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
EVEX.LLIG.66.0F3A.W0 55 /r ibVFIXUPIMMSS xmm1 {k1}{z}, xmm2, xmm3/m32{sae}, imm8A有效有效使用 标量 int32 表格在 xmm3/m32 中修复 xmm2 中低双词 OR AVX10.1 元素中的浮点32 数字,并将结果存储在 xmm1 中.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg lectura y escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. evex.vvvv lecturaEVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移
  4. imm8指令后的立即数字节

Tupla: Tuple1 Scalar

实测开销

正在从 arch-data 加载实测数据...

说明

对第一源操作数格式编码为单精度浮点的低双字元件进行修复(第二个操作数),使用第二源操作数(第三个操作数)低双字元件指定的32位,两级的仰望表,但报告规格为imm8的除外. 固定的元素由 opmask k1 中指定的 1 的掩码位选择. Opmask k1或表响应动作0000b中的遮罩比特0保留了第一个操作数的相应元素. 来自第一源操作数的固定元件或第一个操作数中保存的元件成为目标操作数(第一个操作数)的低双字元件. Bits 127:32的目标操作数从第一源操作数的相应比特复制. 目的地和第一个源操作数是XMM登记册. 第二源操作数可以是XMM寄存器,也可以是32位的内存位置.

双层浏览表通过将输入数据编码为8个令牌类型,对第一个源操作中的每个单精度浮点输入数据进行修复. 对第一源操作数中以16个响应动作之一转换输入编码的每个符号类型都定义了一个响应表.

本指令专门用于确定涉及一个源的算术计算结果,使其与光谱相匹配,虽然它一般有助于确定多指令序列的结果,以反映特殊数字输入. 例如,考虑rcp(0). 输入 0 到 rcp,您应该根据 DX10 的光谱得到 INF 。 然而,通过牛顿-拉弗森(Newton-Raphson)来评价rcp,其中x=约(1/0)产生不正确的结果. 为了处理这个问题,VFIXUPIMMPD可以在N-R对等序列后用于设定结果为正确的值(即输入为0时的INF).

如果MXCSR.DAZ没有设置,则第一源操作数中的异常输入元素被认为是正常输入,不会触发任何修复或故障报告.

Imm8用于设定所需的旗帜报告. 它支持#ZE和#IE断层报告(详见下文).

MXCSR.DAZ被使用,仅指zmm2(即zmm1在MXCSR.DAZ设定的情况下不视为零).

MXCSR 面具比特被忽略,并被当作所有面具比特被设定为面具反应. 如果设置了imm8比特,并且满足了错误报告的条件,则MXCSR.IE或MXCSR.ZE可能会被更新.

行动

enum TOKEN_TYPE
{

    QNAN_TOKEN := 0,
    SNAN_TOKEN := 1,
    ZERO_VALUE_TOKEN := 2,
    POS_ONE_VALUE_TOKEN := 3,
    NEG_INF_TOKEN := 4,
    POS_INF_TOKEN := 5,
    NEG_VALUE_TOKEN := 6,
    POS_VALUE_TOKEN := 7
}

FIXUPIMM_SP (dest[31:0], src1[31:0],tbl3[31:0], imm8 [7:0]){

tsrc[31:0] := ((src1[30:23] = 0) AND (MXCSR.DAZ =1)) ? 0.0 : src1[31:0]

CASE(tsrc[63:0] of TOKEN_TYPE) {

   QNAN_TOKEN: j := 0;

   SNAN_TOKEN: j := 1;

   ZERO_VALUE_TOKEN: j := 2;

   POS_ONE_VALUE_TOKEN: j := 3;

   NEG_INF_TOKEN: j := 4;

   POS_INF_TOKEN: j := 5;

   NEG_VALUE_TOKEN: j := 6;

   POS_VALUE_TOKEN: j := 7;

}  ; end source special CASE(tsrc...)

; The required response from src3 table is extracted
token_response[3:0] = tbl3[3+4*j:4*j];

CASE(token_response[3:0]) {

   0000: dest[31:0] := dest[31:0];                ; preserve content of DEST

   0001: dest[31:0] := tsrc[31:0];                ; pass through src1 normal input value, denormal as zero

   0010: dest[31:0] := QNaN(tsrc[31:0]);

   0011: dest[31:0] := QNAN_Indefinite;

   0100: dest[31:0] := -INF;

   0101: dest[31:0] := +INF;

   0110: dest[31:0] := tsrc.sign? INF : +INF;

   0111: dest[31:0] := -0;

   1000: dest[31:0] := +0;

   1001: dest[31:0] := -1;

   1010: dest[31:0] := +1;

   1011: dest[31:0] := 1/2;

   1100: dest[31:0] := 90.0;

   1101: dest[31:0] := PI/2;

   1110: dest[31:0] := MAX_FLOAT;

   1111: dest[31:0] := -MAX_FLOAT;

}  ; end of token_response CASE

; The required fault reporting from imm8 is extracted
; TOKENs are mutually exclusive and TOKENs priority defines the order.

; Multiple faults related to a single token can occur simultaneously.

IF (tsrc[31:0] of TOKEN_TYPE: ZERO_VALUE_TOKEN) AND imm8[0] then set #ZE;
IF (tsrc[31:0] of TOKEN_TYPE: ZERO_VALUE_TOKEN) AND imm8[1] then set #IE;
IF (tsrc[31:0] of TOKEN_TYPE: ONE_VALUE_TOKEN) AND imm8[2] then set #ZE;


     IF (tsrc[31:0] of TOKEN_TYPE: ONE_VALUE_TOKEN) AND imm8[3] then set #IE;

     IF (tsrc[31:0] of TOKEN_TYPE: SNAN_TOKEN) AND imm8[4] then set #IE;

     IF (tsrc[31:0] of TOKEN_TYPE: NEG_INF_TOKEN) AND imm8[5] then set #IE;

     IF (tsrc[31:0] of TOKEN_TYPE: NEG_VALUE_TOKEN) AND imm8[6] then set #IE;

     IF (tsrc[31:0] of TOKEN_TYPE: POS_INF_TOKEN) AND imm8[7] then set #IE;

     ; end fault reporting

     return dest[31:0];

}    ; end of FIXUPIMM_SP()

VFIXUPIMMSS (EVEX encoded version)

IF k1[0] OR *no writemask*

     THEN DEST[31:0] := FIXUPIMM_SP(DEST[31:0], SRC1[31:0], SRC2[31:0], imm8 [7:0])

     ELSE

     IF *merging-masking*                         ; merging-masking

           THEN *DEST[31:0] remains unchanged*

           ELSE DEST[31:0] := 0                   ; zeroing-masking

     FI

FI;

DEST[127:32] := SRC1[127:32]

DEST[MAXVL-1:128] := 0

Immediate Control Description:

                                                                       76543210

                          + INF  #IE
                          - VE  #IE
                          - INF  #IE
                           SNaN  #IE

                            ONE  #IE
                            ONE  #ZE
                           ZERO  #IE
                           ZERO  #ZE

                                      Figure 5-12. VFIXUPIMMSS Immediate Control Description

Intel C/C++ 内在编译器

VFIXUPIMMSS __m128 _mm_fixupimm_ss( __m128 a, __m128 b, __m128i c, int imm8);
VFIXUPIMMSS __m128 _mm_mask_fixupimm_ss(__m128 a, __mmask8 k, __m128 b, __m128i c, int imm8);
VFIXUPIMMSS __m128 _mm_maskz_fixupimm_ss( __mmask8 k, __m128 a, __m128 b, __m128i c, int imm8);
VFIXUPIMMSS __m128 _mm_fixupimm_round_ss( __m128 a, __m128 b, __m128i c, int imm8, int sae);
VFIXUPIMMSS __m128 _mm_mask_fixupimm_round_ss(__m128 a, __mmask8 k, __m128 b, __m128i c, int imm8, int sae);
VFIXUPIMMSS __m128 _mm_maskz_fixupimm_round_ss( __mmask8 k, __m128 a, __m128 b, __m128i c, int imm8, int sae);

SIMD 浮点 例外

Zero, Invalid

其他例外

见表2-49"E3类例外条件"。

来源