Vesta
中文
源代码

VFMADD132SD, VFMADD213SD, VFMADD231SD

标量双倍倍增法

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
VEX.LIG.66.0F38.W1 99 /rVFMADD132SD xmm1, xmm2, xmm3/m64A有效有效从 xmm1 和 xmm3/m64 中乘以 标量 双精度浮点 值,加入 xmm2 并将结果放入 xmm1.
VEX.LIG.66.0F38.W1 A9 /rVFMADD213SD xmm1, xmm2, xmm3/m64A有效有效从 xmm1 和 xmm2 中乘以 标量 双精度浮点 值,加入 xmm3/m64 并将结果放入 xmm1.
VEX.LIG.66.0F38.W1 B9 /rVFMADD231SD xmm1, xmm2, xmm3/m64A有效有效从 xmm2 和 xmm3/m64 中乘以 标量 双精度浮点 值,加入 xmm1 并将结果放入 xmm1.
EVEX.LLIG.66.0F38.W1 99 /rVFMADD132SD xmm1 {k1}{z}, xmm2, xmm3/m64{er}B有效有效从xmm1和xmm3/m64中乘以标量 双精度浮点 OR AVX10.1值,加入xmm2,并将结果放入xmm1.
EVEX.LLIG.66.0F38.W1 A9 /rVFMADD213SD xmm1 {k1}{z}, xmm2, xmm3/m64{er}B有效有效从xmm1和xmm2中乘以标量 双精度浮点 OR AVX10.1值,加入xmm3/m64,并将结果放入xmm1.
EVEX.LLIG.66.0F38.W1 B9 /rVFMADD231SD xmm1 {k1}{z}, xmm2, xmm3/m64{er}B有效有效从xmm2和xmm3/m64中乘以标量 双精度浮点 OR AVX10.1值,加入xmm1,并将结果放入xmm1.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg lectura y escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. vex.vvvv lecturaVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

B

  1. modrm.reg lectura y escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. evex.vvvv lecturaEVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Tuple1 Scalar

实测开销

正在从 arch-data 加载实测数据...

说明

在使用三个 源操作数 的 SIMD 值上执行 双精度浮点 乘积计算,并在 目标操作数 中写入乘积结果 。 目标操作数亦为第一源操作数. 第一个和第二个操作数是XMM登记册. 第三个源操作数可以是XMM寄存器或64位内存位置.

VFMADD132SD : (英语). 将第一源操作数的低双精度浮点值乘以第三源操作数的低双精度浮点值,在第二源操作数的低双精度浮点值中加入无限精密中间结果,进行四舍五入,并将由此产生的双精度浮点值存储到目标操作数(第一源操作数).

VFMADD213SD : (英语). 将第二源操作数的低双精度浮点值乘以第一源操作数的低双精度浮点值,将无限精度中间结果加到第三源操作数的低双精度浮点值,进行四舍五入,并将由此产生的双精度浮点值存储到目标操作数(第一源操作数).

VFMADD231SD : (英语). 将第二源的低双精度浮点值乘以第三源操作中的低双精度浮点值,将无限精度中间结果加入第一源操作中的低双精度浮点值,进行四舍五入,并将由此产生的双精度浮点值存储到目的地操作(第一源操作).

VEX.128和EVEX编码版本: 目标操作数(也是第一源操作数)在reg field中编码. 第二源操作数编码为VEX.vvvv/EVEX.vvvv. 第三个源操作数编码为rm field. 目的地的位数127:64不变. 目的地的Bits MAXVL-1:128注册被清零.

EVEX 编码版本 : 目的地的低四字元素根据写掩码更新.

行动

In the operations below, "*" and "+" symbols represent multiplication and addition with infinite precision inputs and outputs (no
rounding).

VFMADD132SD DEST, SRC2, SRC3 (EVEX encoded version)

IF (EVEX.b = 1) and SRC3 *is a register*

     THEN

     SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(EVEX.RC);

     ELSE

     SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(MXCSR.RC);

FI;

IF k1[0] or *no writemask*

     THEN DEST[63:0] := RoundFPControl(DEST[63:0]*SRC3[63:0] + SRC2[63:0])

     ELSE

     IF *merging-masking*                 ; merging-masking

           THEN *DEST[63:0] remains unchanged*

           ELSE                           ; zeroing-masking

           THEN DEST[63:0] := 0

     FI;

FI;

DEST[127:64] := DEST[127:64]

DEST[MAXVL-1:128] := 0

VFMADD213SD DEST, SRC2, SRC3 (EVEX encoded version)

IF (EVEX.b = 1) and SRC3 *is a register*

     THEN

     SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(EVEX.RC);

     ELSE

     SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(MXCSR.RC);

FI;

IF k1[0] or *no writemask*

     THEN DEST[63:0] := RoundFPControl(SRC2[63:0]*DEST[63:0] + SRC3[63:0])

     ELSE

     IF *merging-masking*                 ; merging-masking

           THEN *DEST[63:0] remains unchanged*

           ELSE                           ; zeroing-masking

           THEN DEST[63:0] := 0

     FI;

FI;

DEST[127:64] := DEST[127:64]

DEST[MAXVL-1:128] := 0


VFMADD231SD DEST, SRC2, SRC3 (EVEX encoded version)

IF (EVEX.b = 1) and SRC3 *is a register*

     THEN

     SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(EVEX.RC);

     ELSE

     SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(MXCSR.RC);

FI;

IF k1[0] or *no writemask*

     THEN DEST[63:0] := RoundFPControl(SRC2[63:0]*SRC3[63:0] + DEST[63:0])

     ELSE

     IF *merging-masking*                 ; merging-masking

           THEN *DEST[63:0] remains unchanged*

           ELSE                           ; zeroing-masking

           THEN DEST[63:0] := 0

     FI;

FI;

DEST[127:64] := DEST[127:64]

DEST[MAXVL-1:128] := 0

VFMADD132SD DEST, SRC2, SRC3 (VEX encoded version)
DEST[63:0] := MAXVL-1:128RoundFPControl_MXCSR(DEST[63:0]*SRC3[63:0] + SRC2[63:0])
DEST[127:63] := DEST[127:63]
DEST[MAXVL-1:128] := 0

VFMADD213SD DEST, SRC2, SRC3 (VEX encoded version)
DEST[63:0] := RoundFPControl_MXCSR(SRC2[63:0]*DEST[63:0] + SRC3[63:0])
DEST[127:63] := DEST[127:63]
DEST[MAXVL-1:128] := 0

VFMADD231SD DEST, SRC2, SRC3 (VEX encoded version)
DEST[63:0] := RoundFPControl_MXCSR(SRC2[63:0]*SRC3[63:0] + DEST[63:0])
DEST[127:63] := DEST[127:63]
DEST[MAXVL-1:128] := 0

Intel C/C++ 内在编译器

VFMADDxxxSD __m128d _mm_fmadd_round_sd(__m128d a, __m128d b, __m128d c, int r);
VFMADDxxxSD __m128d _mm_mask_fmadd_sd(__m128d a, __mmask8 k, __m128d b, __m128d c);
VFMADDxxxSD __m128d _mm_maskz_fmadd_sd(__mmask8 k, __m128d a, __m128d b, __m128d c);
VFMADDxxxSD __m128d _mm_mask3_fmadd_sd(__m128d a, __m128d b, __m128d c, __mmask8 k);
VFMADDxxxSD __m128d _mm_mask_fmadd_round_sd(__m128d a, __mmask8 k, __m128d b, __m128d c, int r);
VFMADDxxxSD __m128d _mm_maskz_fmadd_round_sd(__mmask8 k, __m128d a, __m128d b, __m128d c, int r);
VFMADDxxxSD __m128d _mm_mask3_fmadd_round_sd(__m128d a, __m128d b, __m128d c, __mmask8 k, int r);
VFMADDxxxSD __m128d _mm_fmadd_sd (__m128d a, __m128d b, __m128d c);

SIMD 浮点 例外

Overflow, Underflow, Invalid, Precision, Denormal

其他例外

VEX-encoded 指令,参见表2-20,"Type 3 Class Exception条件". EVEX-encoded 指令,参见表2-49,"Type E3 Class Exceptity条件".

来源