Vesta
中文
源代码

VFMSUB132PH, VFMSUB213PH, VFMSUB231PH, VFNMSUB132PH, VFNMSUB213PH, VFNMSUB231PH

包装的 FP16 值的倍减法

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
EVEX.128.66.MAP6.W0 9A /rVFMSUB132PH xmm1{k1}{z}, xmm2, xmm3/m128/m16bcstA有效有效从 xmm1 和 AND 和 AVX512VL 中乘以包装的 FP16 值) xmm3/m128 / m16bcst,减去 xmm2,并存储 OR AVX10.1 的结果在 xmm1 中标注为 writemask k1.
EVEX.256.66.MAP6.W0 9A /rVFMSUB132PH ymm1{k1}{z}, ymm2, ymm3/m256/m16bcstA有效有效从 ymm1 和 AND 和 AVX512VL 中乘以包装的 FP16 值) ymm3/m256 / m16bcst,减去 ymm2,并存储 OR AVX10.1 的结果在 ymm1 中标注为 writemask k1.
EVEX.512.66.MAP6.W0 9A /rVFMSUB132PH zmm1{k1}{z}, zmm2, zmm3/m512/m16bcst {er}A有效有效从 zmm1 和 OR AVX10.1 zmm3/m512/m16bcst 中乘以打包的 FP16 值,减去 zmm2 ,并将结果存储在 zmm1 中,服从 写掩码 和 k1 .
EVEX.128.66.MAP6.W0 AA /rVFMSUB213PH xmm1{k1}{z}, xmm2, xmm3/m128/m16bcstA有效有效从 xmm1 和 AND 和 AVX512VL 中乘以包装的 FP16 值) xmm2 ,减去 xmm3/m128/m16bcst,并存储 OR AVX10.1 的结果在 xmm1 中标注为 writemask k1 。
EVEX.256.66.MAP6.W0 AA /rVFMSUB213PH ymm1{k1}{z}, ymm2, ymm3/m256/m16bcstA有效有效从 ymm1 和 AND 和 AVX512VL 中乘以包装的 FP16 值) ymm2 ,减去 ymm3/m256/m16bcst,并存储 OR AVX10.1 的结果在 ymm1 中标注为 writemask k1 。
EVEX.512.66.MAP6.W0 AA /rVFMSUB213PH zmm1{k1}{z}, zmm2, zmm3/m512/m16bcst {er}A有效有效乘数包装FP16来自zmm1其他资源AVX10.1 zmm2,减去zmm3/m512/m16bcst,并存储结果为zmm1须遵守写掩码 k1.
EVEX.128.66.MAP6.W0 BA /rVFMSUB231PH xmm1{k1}{z}, xmm2, xmm3/m128/m16bcstA有效有效从 xmm2 和 AND 和 AVX512VL 中乘以包装的 FP16 值) xmm3/m128 / m16bcst,减去 xmm1,并存储 OR AVX10.1 的结果在 xmm1 中标注为 writemask k1.
EVEX.256.66.MAP6.W0 BA /rVFMSUB231PH ymm1{k1}{z}, ymm2, ymm3/m256/m16bcstA有效有效从 ymm2 和 AND 和 AVX512VL 中乘以包装的 FP16 值) ymm3/m256 / m16bcst,减去 ymm1,并存储 OR AVX10.1 的结果在 ymm1 中标注为 writemask k1.
EVEX.512.66.MAP6.W0 BA /rVFMSUB231PH zmm1{k1}{z}, zmm2, zmm3/m512/m16bcst {er}A有效有效从 zmm2 和 OR AVX10.1 zmm3/m512/m16bcst 中乘以打包的 FP16 值,减去 zmm1 ,并将结果存储在 zmm1 中,服从 写掩码 和 k1 .
EVEX.128.66.MAP6.W0 9E /rVFNMSUB132PH xmm1{k1}{z}, xmm2, xmm3/m128/m16bcstA有效有效乘数包装FP16来自xmm1和AND AVX512VL) xmm3/m128/m16bcst,并否定值。 ORAVX10.1减法xmm2从此值中,并存储结果xmm1须遵守写掩码 k1.
EVEX.256.66.MAP6.W0 9E /rVFNMSUB132PH ymm1{k1}{z}, ymm2, ymm3/m256/m16bcstA有效有效乘数包装FP16来自ymm1和AND AVX512VL) ymm3/m256/m16bcst,并否定值。 ORAVX10.1减法ymm2从此值中,并存储结果ymm1须遵守写掩码 k1.
EVEX.512.66.MAP6.W0 9E /rVFNMSUB132PH zmm1{k1}{z}, zmm2, zmm3/m512/m16bcst {er}A有效有效将 zmm1 和 OR AVX10.1 zmm3/m512/m16bcst 的 FP16 值乘以包装,并否定该值。从该值中减去 zmm2,并将结果存储在 zmm1 中,以写入 k1 。
EVEX.128.66.MAP6.W0 AE /rVFNMSUB213PH xmm1{k1}{z}, xmm2, xmm3/m128/m16bcstA有效有效乘数包装FP16来自xmm1和AND AVX512VL) xmm2切换 ORAVX10.1 xmm3/m128/m16bcst 从此值,并存储结果为xmm1须遵守写掩码 k1.
EVEX.256.66.MAP6.W0 AE /rVFNMSUB213PH ymm1{k1}{z}, ymm2, ymm3/m256/m16bcst Opcode/ InstructionA有效有效乘数包装FP16来自ymm1和AND AVX512VL) ymm2切换 ORAVX10.1 ymm3/m256/m16bcst 从此值,并存储结果为ymm1须遵守写掩码 k1. 执行部分第64/3段 2CPUID特性 断裂 En Bit Supp 模式旗符
EVEX.512.66.MAP6.W0 AE /rVFNMSUB213PH zmm1{k1}{z}, zmm2, zmm3/m512/m16bcst {er}a v有效从 zmm1 和 OR AVX10.1 zmm 2 中将 FP16 值小幅打包,并否定该值。从该值中减去 zmm 3/ m512/m16bcst,然后存储生成 zmm1 值,以 写掩码 和 k1 为对象。
EVEX.128.66.MAP6.W0 BE /rVFNMSUB231PH xmm1{k1}{z}, xmm2, xmm3/m128/m16bcsta v有效将 xmm2 和 AND 的 FP16 值从 xmm2 和 AVX512VL ) xmm 3/ m128/ m16bcst 中装入,并否定该值。 OR AVX10.1 Sub restraction xmm1 从该值中装入 ult , 并将 ult 存储在 xmm1 中, 可写入 k1 。
EVEX.256.66.MAP6.W0 BE /rVFNMSUB231PH ymm1{k1}{z}, ymm2, ymm3/m256/m16bcsta v有效从 ymm2 和 AND AVX512VL ) ymm 3/m256/m16bcst 中将 FP16 值稍加包装,并否定该值。 OR AVX10.1 Sub restraction ymm1 从该值中将 ult 存储在 ymm1 中,并被写入 k1 。
EVEX.512.66.MAP6.W0 BE /rVFNMSUB231PH zmm1{k1}{z}, zmm2, zmm3/m512/m16bcst {er}a v有效将 FP16 值从 zmm2 和 OR AVX10.1 的 3 / m512 / m16bcst 中微薄地打包,并否定该值。从此值中将 sub res drave zmm1 , 并将 ult 存储在 zmm1 中,并服从 写掩码 的 k1 。

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg lectura y escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. vex.vvvv lecturaVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Full

实测开销

正在从 arch-data 加载实测数据...

说明

本指令使用三个 源操作数 值对 FP16 值进行打包的乘积减法或否定的乘积减法,并将结果写入 目标操作数 。 目标操作数亦为第一源操作数. 本规范的"N"(阴性)形式将剩余的操作数从被否定的无限精密中间产物中减去. 标记的"132","213"和"231"表示操作数在+/-A中的使用. * B - C,每个数字对应操作数数字,目的地为操作数 1;见表5-8.

目的地元素根据写掩码更新.

       Notation  Table 5-8. VF[,N]MSUB[132,213,231]PH Notation for Operands
          132                                                                       Operands

231

          213                                                              dest = +/- dest*src3-src2

dest = +/- src2src3-dest dest = +/- src2dest-src3 des = = =

行动

VF[,N]MSUB132PH DEST, SRC2, SRC3 (EVEX encoded versions) when src3 operand is a register
VL = 128, 256 or 512
KL := VL/16

IF (VL = 512) AND (EVEX.b = 1):
    SET_RM(EVEX.RC)

ELSE
    SET_RM(MXCSR.RC)

FOR j := 0 TO KL-1:
    IF k1[j] OR *no writemask*:
          IF *negative form*:
                DEST.fp16[j] := RoundFPControl(-DEST.fp16[j]*SRC3.fp16[j] - SRC2.fp16[j])
          ELSE:
                DEST.fp16[j] := RoundFPControl(DEST.fp16[j]*SRC3.fp16[j] - SRC2.fp16[j])
    ELSE IF *zeroing*:
          DEST.fp16[j] := 0
    // else dest.fp16[j] remains unchanged

DEST[MAXVL-1:VL] := 0

VF[,N]MSUB132PH DEST, SRC2, SRC3 (EVEX encoded versions) when src3 operand is a memory source
VL = 128, 256 or 512
KL := VL/16

FOR j := 0 TO KL-1:
    IF k1[j] OR *no writemask*:
          IF EVEX.b = 1:
                t3 := SRC3.fp16[0]
          ELSE:
                t3 := SRC3.fp16[j]
          IF *negative form*:
                DEST.fp16[j] := RoundFPControl(-DEST.fp16[j] * t3 - SRC2.fp16[j])
          ELSE:
                DEST.fp16[j] := RoundFPControl(DEST.fp16[j] * t3 - SRC2.fp16[j])
    ELSE IF *zeroing*:
          DEST.fp16[j] := 0
    // else dest.fp16[j] remains unchanged

DEST[MAXVL-1:VL] := 0


VF[,N]MSUB213PH DEST, SRC2, SRC3 (EVEX encoded versions) when src3 operand is a register
VL = 128, 256 or 512
KL := VL/16

IF (VL = 512) AND (EVEX.b = 1):
    SET_RM(EVEX.RC)

ELSE
    SET_RM(MXCSR.RC)

FOR j := 0 TO KL-1:
    IF k1[j] OR *no writemask*:
          IF *negative form*:
                DEST.fp16[j] := RoundFPControl(-SRC2.fp16[j]*DEST.fp16[j] - SRC3.fp16[j])
          ELSE
                DEST.fp16[j] := RoundFPControl(SRC2.fp16[j]*DEST.fp16[j] - SRC3.fp16[j])
    ELSE IF *zeroing*:
          DEST.fp16[j] := 0
    // else dest.fp16[j] remains unchanged

DEST[MAXVL-1:VL] := 0

VF[,N]MSUB213PH DEST, SRC2, SRC3 (EVEX encoded versions) when src3 operand is a memory source
VL = 128, 256 or 512
KL := VL/16

FOR j := 0 TO KL-1:
    IF k1[j] OR *no writemask*:
          IF EVEX.b = 1:
                t3 := SRC3.fp16[0]
          ELSE:
                t3 := SRC3.fp16[j]
          IF *negative form*:
                DEST.fp16[j] := RoundFPControl(-SRC2.fp16[j] * DEST.fp16[j] - t3 )
          ELSE:
                DEST.fp16[j] := RoundFPControl(SRC2.fp16[j] * DEST.fp16[j] - t3 )
    ELSE IF *zeroing*:
          DEST.fp16[j] := 0
    // else dest.fp16[j] remains unchanged

DEST[MAXVL-1:VL] := 0


VF[,N]MSUB231PH DEST, SRC2, SRC3 (EVEX encoded versions) when src3 operand is a register
VL = 128, 256 or 512
KL := VL/16

IF (VL = 512) AND (EVEX.b = 1):
    SET_RM(EVEX.RC)

ELSE
    SET_RM(MXCSR.RC)

FOR j := 0 TO KL-1:
    IF k1[j] OR *no writemask*:
          IF *negative form:
                DEST.fp16[j] := RoundFPControl(-SRC2.fp16[j]*SRC3.fp16[j] - DEST.fp16[j])
          ELSE:
                DEST.fp16[j] := RoundFPControl(SRC2.fp16[j]*SRC3.fp16[j] - DEST.fp16[j])
    ELSE IF *zeroing*:
          DEST.fp16[j] := 0
    // else dest.fp16[j] remains unchanged

DEST[MAXVL-1:VL] := 0

VF[,N]MSUB231PH DEST, SRC2, SRC3 (EVEX encoded versions) when src3 operand is a memory source
VL = 128, 256 or 512
KL := VL/16

FOR j := 0 TO KL-1:
    IF k1[j] OR *no writemask*:
          IF EVEX.b = 1:
                t3 := SRC3.fp16[0]
          ELSE:
                t3 := SRC3.fp16[j]
          IF *negative form*:
                DEST.fp16[j] := RoundFPControl(-SRC2.fp16[j] * t3 - DEST.fp16[j] )
          ELSE:
                DEST.fp16[j] := RoundFPControl(SRC2.fp16[j] * t3 - DEST.fp16[j] )
    ELSE IF *zeroing*:
          DEST.fp16[j] := 0
    // else dest.fp16[j] remains unchanged

DEST[MAXVL-1:VL] := 0

Intel C/C++ 内在编译器

VFMSUB132PH, VFMSUB213PH, and VFMSUB231PH: __m128h _mm_fmsub_ph (__m128h a, __m128h b, __m128h c);
__m128h _mm_mask_fmsub_ph (__m128h a, __mmask8 k, __m128h b, __m128h c);
__m128h _mm_mask3_fmsub_ph (__m128h a, __m128h b, __m128h c, __mmask8 k);
__m128h _mm_maskz_fmsub_ph (__mmask8 k, __m128h a, __m128h b, __m128h c);
__m256h _mm256_fmsub_ph (__m256h a, __m256h b, __m256h c);
__m256h _mm256_mask_fmsub_ph (__m256h a, __mmask16 k, __m256h b, __m256h c);
__m256h _mm256_mask3_fmsub_ph (__m256h a, __m256h b, __m256h c, __mmask16 k);
__m256h _mm256_maskz_fmsub_ph (__mmask16 k, __m256h a, __m256h b, __m256h c);
__m512h _mm512_fmsub_ph (__m512h a, __m512h b, __m512h c);
__m512h _mm512_mask_fmsub_ph (__m512h a, __mmask32 k, __m512h b, __m512h c);
__m512h _mm512_mask3_fmsub_ph (__m512h a, __m512h b, __m512h c, __mmask32 k);
__m512h _mm512_maskz_fmsub_ph (__mmask32 k, __m512h a, __m512h b, __m512h c);
__m512h _mm512_fmsub_round_ph (__m512h a, __m512h b, __m512h c, const int rounding);
__m512h _mm512_mask_fmsub_round_ph (__m512h a, __mmask32 k, __m512h b, __m512h c, const int rounding);
__m512h _mm512_mask3_fmsub_round_ph (__m512h a, __m512h b, __m512h c, __mmask32 k, const int rounding);
__m512h _mm512_maskz_fmsub_round_ph (__mmask32 k, __m512h a, __m512h b, __m512h c, const int rounding);
VFNMSUB132PH, VFNMSUB213PH, and VFNMSUB231PH: __m128h _mm_fnmsub_ph (__m128h a, __m128h b, __m128h c);
__m128h _mm_mask_fnmsub_ph (__m128h a, __mmask8 k, __m128h b, __m128h c);
__m128h _mm_mask3_fnmsub_ph (__m128h a, __m128h b, __m128h c, __mmask8 k);
__m128h _mm_maskz_fnmsub_ph (__mmask8 k, __m128h a, __m128h b, __m128h c);
__m256h _mm256_fnmsub_ph (__m256h a, __m256h b, __m256h c);
__m256h _mm256_mask_fnmsub_ph (__m256h a, __mmask16 k, __m256h b, __m256h c);
__m256h _mm256_mask3_fnmsub_ph (__m256h a, __m256h b, __m256h c, __mmask16 k);
__m256h _mm256_maskz_fnmsub_ph (__mmask16 k, __m256h a, __m256h b, __m256h c);
__m512h _mm512_fnmsub_ph (__m512h a, __m512h b, __m512h c);
__m512h _mm512_mask_fnmsub_ph (__m512h a, __mmask32 k, __m512h b, __m512h c);
__m512h _mm512_mask3_fnmsub_ph (__m512h a, __m512h b, __m512h c, __mmask32 k);
__m512h _mm512_maskz_fnmsub_ph (__mmask32 k, __m512h a, __m512h b, __m512h c);
__m512h _mm512_fnmsub_round_ph (__m512h a, __m512h b, __m512h c, const int rounding);
__m512h _mm512_mask_fnmsub_round_ph (__m512h a, __mmask32 k, __m512h b, __m512h c, const int rounding);
__m512h _mm512_mask3_fnmsub_round_ph (__m512h a, __m512h b, __m512h c, __mmask32 k, const int rounding);
__m512h _mm512_maskz_fnmsub_round_ph (__mmask32 k, __m512h a, __m512h b, __m512h c, const int rounding);

SIMD 浮点 例外

Invalid, Underflow, Overflow, Precision, Denormal.

其他例外

EVEX-encoded 指令,参见表2-48,"Type E2 Class Exception Centers".

来源