Vesta
中文
源代码

VFMSUB132PS, VFMSUB213PS, VFMSUB231PS

包件单件的倍减法

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
VEX.128.66.0F38.W0 9A /rVFMSUB132PS xmm1, xmm2, xmm3/m128A有效有效从 xmm1 和 xmm3/ mem 中乘以 打包单精度浮点值 ,减去 xmm2 ,结果为 xmm1 .
VEX.128.66.0F38.W0 AA /rVFMSUB213PS xmm1, xmm2, xmm3/m128A有效有效从 xmm1 和 xmm2 中乘以 打包单精度浮点值,减去 xmm3/mem,结果为 xmm1.
VEX.128.66.0F38.W0 BA /rVFMSUB231PS xmm1, xmm2, xmm3/m128A有效有效从 xmm2 和 xmm3/ mem 中乘以 打包单精度浮点值 ,减去 xmm1 ,结果为 xmm1 .
VEX.256.66.0F38.W0 9A /rVFMSUB132PS ymm1, ymm2, ymm3/m256A有效有效从 ymm1 和 ymm3/ mem 中乘以 打包单精度浮点值 ,减去 ymm2 ,结果为 ymm1 .
VEX.256.66.0F38.W0 AA /rVFMSUB213PS ymm1, ymm2, ymm3/m256A有效有效从 ymm1 和 ymm2 中乘以 打包单精度浮点值,减去 ymm3/mem,结果为 ymm1.
VEX.256.66.0F38.0 BA /rVFMSUB231PS ymm1, ymm2, ymm3/m256A有效有效从 ymm2 和 ymm3/ mem 中乘以 打包单精度浮点值 ,减去 ymm1 ,结果为 ymm1 .
EVEX.128.66.0F38.W0 9A /rVFMSUB132PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcstB有效有效从 xmm1 和 xmm3/m128/m32bcst 中乘以包装的 单精度浮点 AVX512F OR值,AVX10.1 减去 xmm2 ,结果为 xmm1.
EVEX.128.66.0F38.W0 AA /rVFMSUB213PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcstB有效有效从 xmm1 和 xmm2 中乘以已打包的 单精度浮点 AVX512F OR值,减去 AVX10.1 xmm3/m128/m32bcst ,得出 xmm1.
EVEX.128.66.0F38.W0 BA /rVFMSUB231PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcstB有效有效从 xmm2 和 xmm3/m128/m32bcst 中乘以包装的 单精度浮点 AVX512F OR值,AVX10.1 减去 xmm1 ,结果为 xmm1.
EVEX.256.66.0F38.W0 9A /rVFMSUB132PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcstB有效有效从 ymm1 和 ymm3/m256/m32bcst 中乘以包装的 单精度浮点 AVX512F OR值,AVX10.1 减去 ymm2 ,结果为 ymm1.
EVEX.256.66.0F38.W0 AA /rVFMSUB213PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcstB有效有效从 ymm1 和 ymm2 中乘以已打包的 单精度浮点 AVX512F OR值,减去 AVX10.1 ymm3/m256/m32bcst ,得出 ymm1.
EVEX.256.66.0F38.W0 BA /rVFMSUB231PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcstB有效有效从 ymm2 和 ymm3/m256/m32bcst 中乘以包装的 单精度浮点 AVX512F OR值,AVX10.1 减去 ymm1 ,结果为 ymm1.
EVEX.512.66.0F38.W0 9A /rVFMSUB132PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}B有效有效从 zmm1 和 zmm3/m512/m32bcst 中乘以打包的 单精度浮点 AVX10.1 值,减去 zmm2 并将结果放入 zmm1.
EVEX.512.66.0F38.W0 AA /rVFMSUB213PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}B有效有效从 zmm1 和 zmm2 中乘以已打包的 单精度浮点 AVX10.1 值,减去 zmm3/m512/m32bcst,将结果放入 zmm1.
EVEX.512.66.0F38.W0 BA /rVFMSUB231PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}B有效有效从 zmm2 和 zmm3/m512/m32bcst 中乘以打包的 单精度浮点 AVX10.1 值,减去 zmm1 并将结果放入 zmm1.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg lectura y escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. vex.vvvv lecturaVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

B

  1. modrm.reg lectura y escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. evex.vvvv lecturaEVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Full

实测开销

正在从 arch-data 加载实测数据...

说明

使用三个 源操作数 在 打包单精度浮点值 上执行一组 SIMD 乘积-负积计算,并在 目标操作数 中写入乘积-负积结果. 目标操作数亦为第一源操作数. 第二个操作数必须是SIMD的登记册. 第三个源操作数可以是SIMD寄存器或内存位置.

VFMSUB132PS : (英语). 将第一源操作数中的四,八或十六打包单精度浮点值乘以第三源操作数中的四,八或十六打包单精度浮点值. 从无限精度中间结果中减去第二源操作数中的四,八或十六个打包单精度浮点值,进行四舍五入,并将所产生的四,八或十六个打包单精度浮点值存储到目标操作数(第一源操作数).

VFMSUB213PS : (英语). 将第二源操作数中的四,八或十六打包单精度浮点值乘以第一源操作数中的四,八或十六打包单精度浮点值. 从无限精度中间结果中减去第三源操作数中的四,八或十六打包单精度浮点值,进行四舍五入,并将由此产生的四,八或十六打包单精度浮点值存储到目标操作数(第一源操作数).

VFMSUB231PS : (英语). 将四,八或十六打包单精度浮点值从第二来源乘以第三 源操作数中的四,八或十六打包单精度浮点值. 从无限精度中间结果中减去第一源操作数中的四,八或十六个打包单精度浮点值,进行四舍五入,并将所产生的四,八或十六个打包单精度浮点值存储到目标操作数(第一源操作数).

EVEX 编码版本 : 目标操作数(也是第一源操作数)和第二源操作数是ZMM/YMM/XMM登记册. 第三个源操作数是一个ZMM/YMM/XMM注册,一个512/256/128位内存位置或512/256/128位矢量从32位内存位置广播. 目标操作数是有条件更新的,带有写面具k1.

VEX.256 编码版本 : 目标操作数(也是第一源操作数)是一个YMM的注册,并在reg field中编码. 第二源操作数是一个YMM的寄存器,编码为VEX.vvvv. 第三个源操作数是一个YMM寄存器或256位内存位置,并在rm field中编码.

VEX.128 编码版本 : 目标操作数(也是第一源操作数)是一个XMM的注册,并在reg field中编码. 第二源操作数是一个XMM的寄存器,编码为VEX.vvvv. 第三个源操作数是一个XMM寄存器或128位内存位置,并在rm field中编码. YMM目的地的上方128位注册被清零.

行动

In the operations below, "*" and "-" symbols represent multiplication and subtraction with infinite precision inputs and outputs (no
rounding).


VFMSUB132PS DEST, SRC2, SRC3 (VEX encoded version)
IF (VEX.128) THEN

    MAXNUM := 2
ELSEIF (VEX.256)

    MAXNUM := 4
FI
For i = 0 to MAXNUM-1 {

    n := 32*i;
    DEST[n+31:n] := RoundFPControl_MXCSR(DEST[n+31:n]*SRC3[n+31:n] - SRC2[n+31:n])
}
IF (VEX.128) THEN
    DEST[MAXVL-1:128] := 0
ELSEIF (VEX.256)
    DEST[MAXVL-1:256] := 0
FI

VFMSUB213PS DEST, SRC2, SRC3 (VEX encoded version)
IF (VEX.128) THEN

    MAXNUM := 2
ELSEIF (VEX.256)

    MAXNUM := 4
FI
For i = 0 to MAXNUM-1 {

    n := 32*i;
    DEST[n+31:n] := RoundFPControl_MXCSR(SRC2[n+31:n]*DEST[n+31:n] - SRC3[n+31:n])
}
IF (VEX.128) THEN
    DEST[MAXVL-1:128] := 0
ELSEIF (VEX.256)
    DEST[MAXVL-1:256] := 0
FI

VFMSUB231PS DEST, SRC2, SRC3 (VEX encoded version)
IF (VEX.128) THEN

    MAXNUM := 2
ELSEIF (VEX.256)

    MAXNUM := 4
FI
For i = 0 to MAXNUM-1 {

    n := 32*i;
    DEST[n+31:n] := RoundFPControl_MXCSR(SRC2[n+31:n]*SRC3[n+31:n] - DEST[n+31:n])
}
IF (VEX.128) THEN
    DEST[MAXVL-1:128] := 0
ELSEIF (VEX.256)
    DEST[MAXVL-1:256] := 0
FI


VFMSUB132PS DEST, SRC2, SRC3 (EVEX encoded version, when src3 operand is a register)

(KL, VL) = (4, 128), (8, 256), (16, 512)

IF (VL = 512) AND (EVEX.b = 1)

     THEN

          SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(EVEX.RC);

     ELSE

          SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(MXCSR.RC);

FI;

FOR j := 0 TO KL-1

     i := j * 32

     IF k1[j] OR *no writemask*

          THEN DEST[i+31:i] :=

                  RoundFPControl(DEST[i+31:i]*SRC3[i+31:i] - SRC2[i+31:i])

          ELSE

                  IF *merging-masking*    ; merging-masking

                       THEN *DEST[i+31:i] remains unchanged*

                       ELSE               ; zeroing-masking

                       DEST[i+31:i] := 0

                  FI

     FI;

ENDFOR

DEST[MAXVL-1:VL] := 0

VFMSUB132PS DEST, SRC2, SRC3 (EVEX encoded version, when src3 operand is a memory source)
(KL, VL) = (4, 128), (8, 256), (16, 512)

FOR j := 0 TO KL-1

     i := j * 32

     IF k1[j] OR *no writemask*

          THEN

                  IF (EVEX.b = 1)

                       THEN

                       DEST[i+31:i] :=

                  RoundFPControl_MXCSR(DEST[i+31:i]*SRC3[31:0] - SRC2[i+31:i])

                       ELSE

                       DEST[i+31:i] :=

                  RoundFPControl_MXCSR(DEST[i+31:i]*SRC3[i+31:i] - SRC2[i+31:i])

                  FI;

          ELSE

                  IF *merging-masking*    ; merging-masking

                       THEN *DEST[i+31:i] remains unchanged*

                       ELSE               ; zeroing-masking

                       DEST[i+31:i] := 0

                  FI

     FI;

ENDFOR

DEST[MAXVL-1:VL] := 0


VFMSUB213PS DEST, SRC2, SRC3 (EVEX encoded version, when src3 operand is a register)

(KL, VL) = (4, 128), (8, 256), (16, 512)

IF (VL = 512) AND (EVEX.b = 1)

     THEN

          SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(EVEX.RC);

     ELSE

          SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(MXCSR.RC);

FI;

FOR j := 0 TO KL-1

     i := j * 32

     IF k1[j] OR *no writemask*

          THEN DEST[i+31:i] :=

                  RoundFPControl_MXCSR(SRC2[i+31:i]*DEST[i+31:i] - SRC3[i+31:i])

          ELSE

                  IF *merging-masking*    ; merging-masking

                       THEN *DEST[i+31:i] remains unchanged*

                       ELSE               ; zeroing-masking

                       DEST[i+31:i] := 0

                  FI

     FI;

ENDFOR

DEST[MAXVL-1:VL] := 0

VFMSUB213PS DEST, SRC2, SRC3 (EVEX encoded version, when src3 operand is a memory source)
(KL, VL) = (4, 128), (8, 256), (16, 512)

FOR j := 0 TO KL-1

     i := j * 32

     IF k1[j] OR *no writemask*

          THEN

                  IF (EVEX.b = 1)

                       THEN

                       DEST[i+31:i] :=

                  RoundFPControl_MXCSR(SRC2[i+31:i]*DEST[i+31:i] - SRC3[31:0])

                       ELSE

                       DEST[i+31:i] :=

                  RoundFPControl_MXCSR(SRC2[i+31:i]*DEST[i+31:i] - SRC3[i+31:i])

                  FI;

          ELSE

                  IF *merging-masking*    ; merging-masking

                       THEN *DEST[i+31:i] remains unchanged*

                       ELSE               ; zeroing-masking

                       DEST[i+31:i] := 0

                  FI

     FI;

ENDFOR

DEST[MAXVL-1:VL] := 0


VFMSUB231PS DEST, SRC2, SRC3 (EVEX encoded version, when src3 operand is a register)

(KL, VL) = (4, 128), (8, 256), (16, 512)

IF (VL = 512) AND (EVEX.b = 1)

     THEN

          SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(EVEX.RC);

     ELSE

          SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(MXCSR.RC);

FI;

FOR j := 0 TO KL-1

     i := j * 32

     IF k1[j] OR *no writemask*

          THEN DEST[i+31:i] :=

                  RoundFPControl_MXCSR(SRC2[i+31:i]*SRC3[i+31:i] - DEST[i+31:i])

          ELSE

                  IF *merging-masking*    ; merging-masking

                       THEN *DEST[i+31:i] remains unchanged*

                       ELSE               ; zeroing-masking

                       DEST[i+31:i] := 0

                  FI

     FI;

ENDFOR

DEST[MAXVL-1:VL] := 0

VFMSUB231PS DEST, SRC2, SRC3 (EVEX encoded version, when src3 operand is a memory source)
(KL, VL) = (4, 128), (8, 256), (16, 512)

FOR j := 0 TO KL-1

     i := j * 32

     IF k1[j] OR *no writemask*

          THEN

                  IF (EVEX.b = 1)

                       THEN

                       DEST[i+31:i] :=

                  RoundFPControl_MXCSR(SRC2[i+31:i]*SRC3[31:0] - DEST[i+31:i])

                       ELSE

                       DEST[i+31:i] :=

                  RoundFPControl_MXCSR(SRC2[i+31:i]*SRC3[i+31:i] - DEST[i+31:i])

                  FI;

          ELSE

                  IF *merging-masking*    ; merging-masking

                       THEN *DEST[i+31:i] remains unchanged*

                       ELSE               ; zeroing-masking

                       DEST[i+31:i] := 0

                  FI

     FI;

ENDFOR

DEST[MAXVL-1:VL] := 0

Intel C/C++ 内在编译器

VFMSUBxxxPS __m512 _mm512_fmsub_ps(__m512 a, __m512 b, __m512 c);
VFMSUBxxxPS __m512 _mm512_fmsub_round_ps(__m512 a, __m512 b, __m512 c, int r);
VFMSUBxxxPS __m512 _mm512_mask_fmsub_ps(__m512 a, __mmask16 k, __m512 b, __m512 c);
VFMSUBxxxPS __m512 _mm512_maskz_fmsub_ps(__mmask16 k, __m512 a, __m512 b, __m512 c);
VFMSUBxxxPS __m512 _mm512_mask3_fmsub_ps(__m512 a, __m512 b, __m512 c, __mmask16 k);
VFMSUBxxxPS __m512 _mm512_mask_fmsub_round_ps(__m512 a, __mmask16 k, __m512 b, __m512 c, int r);
VFMSUBxxxPS __m512 _mm512_maskz_fmsub_round_ps(__mmask16 k, __m512 a, __m512 b, __m512 c, int r);
VFMSUBxxxPS __m512 _mm512_mask3_fmsub_round_ps(__m512 a, __m512 b, __m512 c, __mmask16 k, int r);
VFMSUBxxxPS __m256 _mm256_mask_fmsub_ps(__m256 a, __mmask8 k, __m256 b, __m256 c);
VFMSUBxxxPS __m256 _mm256_maskz_fmsub_ps(__mmask8 k, __m256 a, __m256 b, __m256 c);
VFMSUBxxxPS __m256 _mm256_mask3_fmsub_ps(__m256 a, __m256 b, __m256 c, __mmask8 k);
VFMSUBxxxPS __m128 _mm_mask_fmsub_ps(__m128 a, __mmask8 k, __m128 b, __m128 c);
VFMSUBxxxPS __m128 _mm_maskz_fmsub_ps(__mmask8 k, __m128 a, __m128 b, __m128 c);
VFMSUBxxxPS __m128 _mm_mask3_fmsub_ps(__m128 a, __m128 b, __m128 c, __mmask8 k);
VFMSUBxxxPS __m128 _mm_fmsub_ps (__m128 a, __m128 b, __m128 c);
VFMSUBxxxPS __m256 _mm256_fmsub_ps (__m256 a, __m256 b, __m256 c);

SIMD 浮点 例外

Overflow, Underflow, Invalid, Precision, Denormal.

其他例外

VEX-encoded指令,参见表2-19"第2类例外条件".

EVEX-encoded 指令,参见表2-48,"Type E2 Class Exception Centers".

来源