Vesta
中文
源代码

VFNMADD132PD, VFNMADD213PD, VFNMADD231PD

包件的废负倍加法

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
VEX.128.66.0F38.W1 9C /rVFNMADD132PD xmm1, xmm2, xmm3/m128A有效有效从xmm1和xmm3/mem中乘以打包双精度浮点值,否定乘法结果,并加入xmm2,将结果放入xmm1.
VEX.128.66.0F38.W1 AC /rVFNMADD213PD xmm1, xmm2, xmm3/m128A有效有效乘以xmm1和xmm2的打包双精度浮点值,否定乘法结果,加入xmm3/mem,并将结果放入xmm1.
VEX.128.66.0F38.W1 BC /rVFNMADD231PD xmm1, xmm2, xmm3/m128A有效有效从xmm2和xmm3/mem中乘以打包双精度浮点值,否定乘法结果,并加入xmm1,将结果放入xmm1.
VEX.256.66.0F38.W1 9C /rVFNMADD132PD ymm1, ymm2, ymm3/m256A有效有效从ymm1和ymm3/mem中乘以打包双精度浮点值,否定乘法结果,并加入ymm2,将结果放入ymm1.
VEX.256.66.0F38.W1 AC /rVFNMADD213PD ymm1, ymm2, ymm3/m256A有效有效乘以ymm1和ymm2的打包双精度浮点值,否定乘法结果,加入ymm3/mem,并将结果放入ymm1.
VEX.256.66.0F38.W1 BC /rVFNMADD231PD ymm1, ymm2, ymm3/m256A有效有效从ymm2和ymm3/mem中乘以打包双精度浮点值,否定乘法结果,并加入ymm1,将结果放入ymm1.
EVEX.128.66.0F38.W1 9C /rVFNMADD132PD xmm0 {k1}{z}, xmm1, xmm2/m128/m64bcstB有效有效乘以打包的双精度浮点 AVX512F) OR值来自xmm1和xmm3/m128/m64bcst,AVX10.1否定乘法结果,并加入xmm2,并将结果放入xmm1.
EVEX.128.66.0F38.W1 AC /rVFNMADD213PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcstB有效有效乘以打包的双精度浮点 AVX512F) OR值来自xmm1和xmm2,否定了AVX10.1的乘法结果,加入了xmm3/m128/m64bcst,并将结果放入xmm1.
EVEX.128.66.0F38.W1 BC /rVFNMADD231PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcstB有效有效乘以打包的双精度浮点 AVX512F) OR值来自xmm2和xmm3/m128/m64bcst,AVX10.1否定乘法结果,并加入xmm1,并将结果放入xmm1.
EVEX.256.66.0F38.W1 9C /rVFNMADD132PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcstB有效有效乘以打包的双精度浮点 AVX512F) OR值来自ymm1和ymm3/m256/m64bcst,AVX10.1否定乘法结果,并加入ymm2,并将结果放入ymm1.
EVEX.256.66.0F38.W1 AC /rVFNMADD213PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcstB有效有效乘以打包的双精度浮点 AVX512F) OR值来自ymm1和ymm2,否定了AVX10.1的乘法结果,加入了ymm3/m256/m64bcst,并将结果放入ymm1.
EVEX.256.66.0F38.W1 BC /rVFNMADD231PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst Opcode/ InstructionB有效有效乘数包装双精度浮点 AVX512F或来自ymm2和ymm3/m256/m64bcst, (中文(简体) ).AVX10.1否定乘法结果并添加到ymm1并产生结果ymm1. 执行部分第64/3段 2CPUIDFea 图案描述
EVEX.512.66.0F38.W1 9C /rVFNMADD132PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}b v有效乘以打包的双精度浮点 OR AVX10. 1值来自zmm1和zmm3/m512/m64bcst,否定了乘法结果,加到zmm2,并将结果放入zmm1.
EVEX.512.66.0F38.W1 AC /rVFNMADD213PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}b v有效乘以打包的双精度浮点 OR AVX10. 1值来自zmm1和zmm2,否定了乘法结果,加入zmm3/m512/m64bcst,并将结果放入zmm1.
EVEX.512.66.0F38.W1 BC /rVFNMADD231PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}b v有效乘以打包的双精度浮点 OR AVX10. 1值来自zmm2和zmm3/m512/m64bcst,否定了乘法结果,加到zmm1,并将结果放入zmm1.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg lectura y escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. vex.vvvv lecturaVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

B

  1. modrm.reg lectura y escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. evex.vvvv lecturaEVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Full

实测开销

正在从 arch-data 加载实测数据...

说明

VFNMADD132PD : (英语). 将两个,四个或八个打包双精度浮点值从第一源操作数乘以两个,第三个源操作数中四个或八个打包双精度浮点值,将否定的无限精度中间结果加到两个,在第二源操作数中四个或八个包装的双精度浮点值,进行圆形并存储所产生的两个,四个或八个打包双精度浮点值到目标操作数(第一源操作数).

VFNMADD213PD : (英语). 将2,4或8个打包双精度浮点值从第二源操作数乘以2,4或8个打包双精度浮点值在第一源操作数中,将否定的无限精度中间结果加到2,4或8个在第三源操作数中包装的双精度浮点值,进行圆形并存储所产生的2,4或8个打包双精度浮点值到目标操作数(第一源操作数).

VFNMADD231PD : (英语). 将2,4或8个打包双精度浮点值从第二个来源乘以2,4或8个打包双精度浮点值在第三个源操作数中,否定的无限精度中间结果乘以2,4或8个打包双精度浮点值在第一源操作数中,进行四舍五入并存储所产生的2,4或8个打包双精度浮点值到目标操作数(第一源操作数).

EVEX 编码版本 : 目标操作数(也是第一源操作数)和第二源操作数是ZMM/YMM/XMM登记册. 第三个源操作数是一个ZMM/YMM/XMM注册,一个512/256/128位内存位置或512/256/128位矢量从一个64位内存位置广播. 目标操作数是有条件更新的,带有写面具k1.

VEX.256 编码版本 : 目标操作数(也是第一源操作数)是一个YMM的注册,并在reg field中编码. 第二源操作数是一个YMM的寄存器,编码为VEX.vvvv. 第三个源操作数是一个YMM寄存器或256位内存位置,并在rm field中编码.

VEX.128 编码版本 : 目标操作数(也是第一源操作数)是一个XMM的注册,并在reg field中编码. 第二源操作数是一个XMM的寄存器,编码为VEX.vvvv. 第三个源操作数是一个XMM寄存器或128位内存位置,并在rm field中编码. YMM目的地的上方128位注册被清零.

行动

In the operations below, "*" and "-" symbols represent multiplication and subtraction with infinite precision inputs and outputs (no
rounding).


VFNMADD132PD DEST, SRC2, SRC3 (VEX encoded version)
IF (VEX.128) THEN

    MAXNUM := 2
ELSEIF (VEX.256)

    MAXNUM := 4
FI
For i = 0 to MAXNUM-1 {

    n := 64*i;
    DEST[n+63:n] := RoundFPControl_MXCSR(-(DEST[n+63:n]*SRC3[n+63:n]) + SRC2[n+63:n])
}
IF (VEX.128) THEN
    DEST[MAXVL-1:128] := 0
ELSEIF (VEX.256)
    DEST[MAXVL-1:256] := 0
FI

VFNMADD213PD DEST, SRC2, SRC3 (VEX encoded version)
IF (VEX.128) THEN

    MAXNUM := 2
ELSEIF (VEX.256)

    MAXNUM := 4
FI
For i = 0 to MAXNUM-1 {

    n := 64*i;
    DEST[n+63:n] := RoundFPControl_MXCSR(-(SRC2[n+63:n]*DEST[n+63:n]) + SRC3[n+63:n])
}
IF (VEX.128) THEN
    DEST[MAXVL-1:128] := 0
ELSEIF (VEX.256)
    DEST[MAXVL-1:256] := 0
FI

VFNMADD231PD DEST, SRC2, SRC3 (VEX encoded version)
IF (VEX.128) THEN

    MAXNUM := 2
ELSEIF (VEX.256)

    MAXNUM := 4
FI
For i = 0 to MAXNUM-1 {

    n := 64*i;
    DEST[n+63:n] := RoundFPControl_MXCSR(-(SRC2[n+63:n]*SRC3[n+63:n]) + DEST[n+63:n])
}
IF (VEX.128) THEN
    DEST[MAXVL-1:128] := 0
ELSEIF (VEX.256)
    DEST[MAXVL-1:256] := 0
FI


VFNMADD132PD DEST, SRC2, SRC3 (EVEX encoded version, when src3 operand is a register)

(KL, VL) = (2, 128), (4, 256), (8, 512)

IF (VL = 512) AND (EVEX.b = 1)

     THEN

          SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(EVEX.RC);

     ELSE

          SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(MXCSR.RC);

FI;

FOR j := 0 TO KL-1

     i := j * 64

     IF k1[j] OR *no writemask*

          THEN DEST[i+63:i] :=

                  RoundFPControl(-(DEST[i+63:i]*SRC3[i+63:i]) + SRC2[i+63:i])

          ELSE

                  IF *merging-masking*    ; merging-masking

                       THEN *DEST[i+63:i] remains unchanged*

                       ELSE               ; zeroing-masking

                       DEST[i+63:i] := 0

                  FI

     FI;

ENDFOR

DEST[MAXVL-1:VL] := 0

VFNMADD132PD DEST, SRC2, SRC3 (EVEX encoded version, when src3 operand is a memory source)
(KL, VL) = (2, 128), (4, 256), (8, 512)

FOR j := 0 TO KL-1

     i := j * 64

     IF k1[j] OR *no writemask*

          THEN

                  IF (EVEX.b = 1)

                       THEN

                       DEST[i+63:i] :=

                  RoundFPControl_MXCSR(-(DEST[i+63:i]*SRC3[63:0]) + SRC2[i+63:i])

                       ELSE

                       DEST[i+63:i] :=

                  RoundFPControl_MXCSR(-(DEST[i+63:i]*SRC3[i+63:i]) + SRC2[i+63:i])

                  FI;

          ELSE

                  IF *merging-masking*    ; merging-masking

                       THEN *DEST[i+63:i] remains unchanged*

                       ELSE               ; zeroing-masking

                       DEST[i+63:i] := 0

                  FI

     FI;

ENDFOR

DEST[MAXVL-1:VL] := 0


VFNMADD213PD DEST, SRC2, SRC3 (EVEX encoded version, when src3 operand is a register)

(KL, VL) = (2, 128), (4, 256), (8, 512)

IF (VL = 512) AND (EVEX.b = 1)

     THEN

          SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(EVEX.RC);

     ELSE

          SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(MXCSR.RC);

FI;

FOR j := 0 TO KL-1

     i := j * 64

     IF k1[j] OR *no writemask*

          THEN DEST[i+63:i] :=

                  RoundFPControl(-(SRC2[i+63:i]*DEST[i+63:i]) + SRC3[i+63:i])

          ELSE

                  IF *merging-masking*    ; merging-masking

                       THEN *DEST[i+63:i] remains unchanged*

                       ELSE               ; zeroing-masking

                       DEST[i+63:i] := 0

                  FI

     FI;

ENDFOR

DEST[MAXVL-1:VL] := 0

VFNMADD213PD DEST, SRC2, SRC3 (EVEX encoded version, when src3 operand is a memory source)
(KL, VL) = (2, 128), (4, 256), (8, 512)

FOR j := 0 TO KL-1

     i := j * 64

     IF k1[j] OR *no writemask*

          THEN

                  IF (EVEX.b = 1)

                       THEN

                       DEST[i+63:i] :=

                  RoundFPControl_MXCSR(-(SRC2[i+63:i]*DEST[i+63:i]) + SRC3[63:0])

                       ELSE

                       DEST[i+63:i] :=

                  RoundFPControl_MXCSR(-(SRC2[i+63:i]*DEST[i+63:i]) + SRC3[i+63:i])

                  FI;

          ELSE

                  IF *merging-masking*    ; merging-masking

                       THEN *DEST[i+63:i] remains unchanged*

                       ELSE               ; zeroing-masking

                       DEST[i+63:i] := 0

                  FI

     FI;

ENDFOR

DEST[MAXVL-1:VL] := 0


VFNMADD231PD DEST, SRC2, SRC3 (EVEX encoded version, when src3 operand is a register)

(KL, VL) = (2, 128), (4, 256), (8, 512)

IF (VL = 512) AND (EVEX.b = 1)

     THEN

          SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(EVEX.RC);

     ELSE

          SET_ROUNDING_MODE_FOR_THIS_INSTRUCTION(MXCSR.RC);

FI;

FOR j := 0 TO KL-1

     i := j * 64

     IF k1[j] OR *no writemask*

          THEN DEST[i+63:i] :=

                  RoundFPControl(-(SRC2[i+63:i]*SRC3[i+63:i]) + DEST[i+63:i])

          ELSE

                  IF *merging-masking*    ; merging-masking

                       THEN *DEST[i+63:i] remains unchanged*

                       ELSE               ; zeroing-masking

                       DEST[i+63:i] := 0

                  FI

     FI;

ENDFOR

DEST[MAXVL-1:VL] := 0

VFNMADD231PD DEST, SRC2, SRC3 (EVEX encoded version, when src3 operand is a memory source)
(KL, VL) = (2, 128), (4, 256), (8, 512)

FOR j := 0 TO KL-1

     i := j * 64

     IF k1[j] OR *no writemask*

          THEN

                  IF (EVEX.b = 1)

                       THEN

                       DEST[i+63:i] :=

                  RoundFPControl_MXCSR(-(SRC2[i+63:i]*SRC3[63:0]) + DEST[i+63:i])

                       ELSE

                       DEST[i+63:i] :=

                  RoundFPControl_MXCSR(-(SRC2[i+63:i]*SRC3[i+63:i]) + DEST[i+63:i])

                  FI;

          ELSE

                  IF *merging-masking*    ; merging-masking

                       THEN *DEST[i+63:i] remains unchanged*

                       ELSE               ; zeroing-masking

                       DEST[i+63:i] := 0

                  FI

     FI;

ENDFOR

DEST[MAXVL-1:VL] := 0

Intel C/C++ 内在编译器

VFNMADDxxxPD __m512d _mm512_fnmadd_pd(__m512d a, __m512d b, __m512d c);
VFNMADDxxxPD __m512d _mm512_fnmadd_round_pd(__m512d a, __m512d b, __m512d c, int r);
VFNMADDxxxPD __m512d _mm512_mask_fnmadd_pd(__m512d a, __mmask8 k, __m512d b, __m512d c);
VFNMADDxxxPD __m512d _mm512_maskz_fnmadd_pd(__mmask8 k, __m512d a, __m512d b, __m512d c);
VFNMADDxxxPD __m512d _mm512_mask3_fnmadd_pd(__m512d a, __m512d b, __m512d c, __mmask8 k);
VFNMADDxxxPD __m512d _mm512_mask_fnmadd_round_pd(__m512d a, __mmask8 k, __m512d b, __m512d c, int r);
VFNMADDxxxPD __m512d _mm512_maskz_fnmadd_round_pd(__mmask8 k, __m512d a, __m512d b, __m512d c, int r);
VFNMADDxxxPD __m512d _mm512_mask3_fnmadd_round_pd(__m512d a, __m512d b, __m512d c, __mmask8 k, int r);
VFNMADDxxxPD __m256d _mm256_mask_fnmadd_pd(__m256d a, __mmask8 k, __m256d b, __m256d c);
VFNMADDxxxPD __m256d _mm256_maskz_fnmadd_pd(__mmask8 k, __m256d a, __m256d b, __m256d c);
VFNMADDxxxPD __m256d _mm256_mask3_fnmadd_pd(__m256d a, __m256d b, __m256d c, __mmask8 k);
VFNMADDxxxPD __m128d _mm_mask_fnmadd_pd(__m128d a, __mmask8 k, __m128d b, __m128d c);
VFNMADDxxxPD __m128d _mm_maskz_fnmadd_pd(__mmask8 k, __m128d a, __m128d b, __m128d c);
VFNMADDxxxPD __m128d _mm_mask3_fnmadd_pd(__m128d a, __m128d b, __m128d c, __mmask8 k);
VFNMADDxxxPD __m128d _mm_fnmadd_pd (__m128d a, __m128d b, __m128d c);
VFNMADDxxxPD __m256d _mm256_fnmadd_pd (__m256d a, __m256d b, __m256d c);

SIMD 浮点 例外

Overflow, Underflow, Invalid, Precision, Denormal.

其他例外

VEX-encoded指令,参见表2-19,"第2类例外条件". EVEX-encoded指令,参见表2-48,"第E2类例外条件".

来源