Vesta
中文
源代码

VFPCLASSPD

包装浮点64值的测试类型

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
EVEX.128.66.0F3A.W1 66 /r ibVFPCLASSPD k2 {k1}, xmm2/m128/m64bcst, imm8A有效有效测试以下类别的输入: NaN, +0, - AVX512DQ) OR 0, + Infinity, - Infinity, 异常, 有限负数. AVX10.1 直接字段为每个这些类别测试提供了一个遮罩位. 遮罩的测试结果是 OR- 一起构成遮罩结果.
EVEX.256.66.0F3A.W1 66 /r ibVFPCLASSPD k2 {k1}, ymm2/m256/m64bcst, imm8A有效有效测试以下类别的输入: NaN, +0, - AVX512DQ) OR 0, + Infinity, - Infinity, 异常, 有限负数. AVX10.1 直接字段为每个这些类别测试提供了一个遮罩位. 遮罩的测试结果是 OR- 一起构成遮罩结果.
EVEX.512.66.0F3A.W1 66 /r ibVFPCLASSPD k2 {k1}, zmm2/m512/m64bcst, imm8A有效有效测试以下类别的输入: NaN, +0, - OR AVX10.1 0, + Infinity, - Infinity, 异常, 有限阴性。 直接字段为每类测试提供了一个遮罩位。 遮罩的测试结果是 OR- 一起构成遮罩结果 。

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Full

实测开销

正在从 arch-data 加载实测数据...

说明

FPCLASSPD 指令检查 打包双精度浮点值 特殊类别,由 imm8 字节中的设置位指定. Imm8中的每个设置位指定了浮点值的类别,输入数据元素被分类对照. 输入值所有指定类别的分类结果合并排列,形成输入元素的最后布尔结果。 每个元素的结果都按照写掩码 k1在面具寄存器k2中写入相应的位. 目的地的位数[MAQQKL-1:8/4/2]被清除.

Imm8指定的分类类别见图5-13. 表5-11列出了每个类别的分类测试。

                                7        6              5     4            3          2          1     0
                            SNaN   Neg. Finite    Denormal  Neg. INF    +INF       Neg. 0  +0        QNaN

图5-13. Imm8 指定 VFPCLASSPD/SD/PS/SS 特殊大小写浮点值的字节

VFPCLASSPD/SD/PS/SS的分类操作

位数Imm8[0]Imm8[1]Imm8[2]Imm8[3]Imm8[4]Imm8[5]Imm8[6]Imm8[7]
类别QNAN波泽罗内格泽罗方案信息网络内盖INF异常负数SNAN
分类符检查检查检查 -检查检查 -检查检查检查
卡塔尔+00+INFINF异常负限值南锡

行动

CheckFPClassDP (tsrc[63:0], imm8[7:0]){

    //* Start checking the source operand for special type *//
    NegNum := tsrc[63];
    IF (tsrc[62:52]=07FFh) Then ExpAllOnes := 1; FI;
    IF (tsrc[62:52]=0h) Then ExpAllZeros := 1;
    IF (ExpAllZeros AND MXCSR.DAZ) Then

          MantAllZeros := 1;
    ELSIF (tsrc[51:0]=0h) Then

          MantAllZeros := 1;
    FI;
    ZeroNumber := ExpAllZeros AND MantAllZeros
    SignalingBit := tsrc[51];

    sNaN_res := ExpAllOnes AND NOT(MantAllZeros) AND NOT(SignalingBit); // sNaN
    qNaN_res := ExpAllOnes AND NOT(MantAllZeros) AND SignalingBit; // qNaN
    Pzero_res := NOT(NegNum) AND ExpAllZeros AND MantAllZeros; // +0
    Nzero_res := NegNum AND ExpAllZeros AND MantAllZeros; // -0
    PInf_res := NOT(NegNum) AND ExpAllOnes AND MantAllZeros; // +Inf
    NInf_res := NegNum AND ExpAllOnes AND MantAllZeros; // -Inf
    Denorm_res := ExpAllZeros AND NOT(MantAllZeros); // denorm
    FinNeg_res := NegNum AND NOT(ExpAllOnes) AND NOT(ZeroNumber); // -finite

    bResult = ( imm8[0] AND qNaN_res ) OR (imm8[1] AND Pzero_res ) OR
                ( imm8[2] AND Nzero_res ) OR ( imm8[3] AND PInf_res ) OR
                ( imm8[4] AND NInf_res ) OR ( imm8[5] AND Denorm_res ) OR
                ( imm8[6] AND FinNeg_res ) OR ( imm8[7] AND sNaN_res );

    Return bResult;
} //* end of CheckFPClassDP() *//


VFPCLASSPD (EVEX Encoded versions)

(KL, VL) = (2, 128), (4, 256), (8, 512)

FOR j := 0 TO KL-1

i := j * 64

IF k1[j] OR *no writemask*

       THEN

             IF (EVEX.b == 1) AND (SRC *is memory*)

                  THEN

                    DEST[j] := CheckFPClassDP(SRC1[63:0], imm8[7:0]);

                  ELSE

                    DEST[j] := CheckFPClassDP(SRC1[i+63:i], imm8[7:0]);

             FI;

       ELSE DEST[j] := 0                 ; zeroing-masking only

FI;

ENDFOR

DEST[MAX_KL-1:KL] := 0

Intel C/C++ 内在编译器

VFPCLASSPD __mmask8 _mm512_fpclass_pd_mask( __m512d a, int c);
VFPCLASSPD __mmask8 _mm512_mask_fpclass_pd_mask( __mmask8 m, __m512d a, int c) VFPCLASSPD __mmask8 _mm256_fpclass_pd_mask( __m256d a, int c) VFPCLASSPD __mmask8 _mm256_mask_fpclass_pd_mask( __mmask8 m, __m256d a, int c) VFPCLASSPD __mmask8 _mm_fpclass_pd_mask( __m128d a, int c) VFPCLASSPD __mmask8 _mm_mask_fpclass_pd_mask( __mmask8 m, __m128d a, int c);

SIMD 浮点 例外

None.

其他例外

参见表2-51"E4类例外条件".

Additionally: If EVEX.vvvv != 1111B.

#UD

来源