Vesta
中文
源代码

VPCOMPRESSD

存储 Sparse 包装的双字组值

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
EVEX.128.66.0F38.W0 8B /rVPCOMPRESSD xmm1/m128 {k1}{z}, xmm2A有效有效使用控制罩k1将包装的双字整数AVX512F)OR AVX10.1值从xmm2压缩到xmm1/m128.
EVEX.256.66.0F38.W0 8B /rVPCOMPRESSD ymm1/m256 {k1}{z}, ymm2A有效有效使用控制罩k1将包装的双字整数AVX512F)OR AVX10.1值从ymm2压缩到ymm1/m256.
EVEX.512.66.0F38.W0 8B /rVPCOMPRESSD zmm1/m512 {k1}{z}, zmm2A有效有效使用控制罩k1将打包的双字整数或AVX10.1值从zmm2压缩到zmm1/m512.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.rm escrituraModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移
  2. modrm.reg lecturaModRM 字节的 reg 字段（第 5-3 位）

Tupla: Tuple1 Scalar

实测开销

正在从 arch-data 加载实测数据...

说明

从源操作数(第二个操作数)到目标操作数(第一个操作数)的压缩(存储)最高为16/8/4双字整数. 源操作数是一个ZMM/YMM/XMM登记册,目标操作数可以是ZMM/YMM/XMM登记册或512/256/128-bit 内存位置.

Opmask 寄存器 k1 从 源操作数 中选择活性元素(部分矢量或如果少于 16 个活性元素则可能不相干),以压缩成一个毗连的矢量. 毗连矢量从目标操作数的低元素开始写到目的地.

内存目标版本 : 只有毗连的矢量被写入目的地内存位置. EVEX.z必须是0.

注册目标版本 : 如果毗连矢量的矢量长度小于源操作数中的输入矢量,则如果EVEX.z没有设置,则目的地寄存器的上位不修改,否则上位的被清零.

说明: EVEX.vvvv是保留的,必须是1111b,否则指令会#UD.

注意压缩的移位假设一个预缩放(N)与单个元素的大小相对应,而不是全向量的大小.

行动

VPCOMPRESSD (EVEX encoded versions) store form
(KL, VL) = (4, 128), (8, 256), (16, 512)
SIZE := 32
k := 0
FOR j := 0 TO KL-1

    i := j * 32
    IF k1[j] OR *no controlmask*

          THEN
                DEST[k+SIZE-1:k] := SRC[i+31:i]
                k := k + SIZE

    FI;

ENDFOR;

VPCOMPRESSD (EVEX encoded versions) reg-reg form
(KL, VL) = (4, 128), (8, 256), (16, 512)
SIZE := 32
k := 0
FOR j := 0 TO KL-1

    i := j * 32
    IF k1[j] OR *no controlmask*

          THEN
                DEST[k+SIZE-1:k] := SRC[i+31:i]
                k := k + SIZE

    FI;
ENDFOR
IF *merging-masking*

            THEN *DEST[VL-1:k] remains unchanged*
            ELSE DEST[VL-1:k] := 0
FI
DEST[MAXVL-1:VL] := 0

Intel C/C++ 内在编译器

VPCOMPRESSD __m512i _mm512_mask_compress_epi32(__m512i s, __mmask16 c, __m512i a);
VPCOMPRESSD __m512i _mm512_maskz_compress_epi32( __mmask16 c, __m512i a);
VPCOMPRESSD void _mm512_mask_compressstoreu_epi32(void * a, __mmask16 c, __m512i s);
VPCOMPRESSD __m256i _mm256_mask_compress_epi32(__m256i s, __mmask8 c, __m256i a);
VPCOMPRESSD __m256i _mm256_maskz_compress_epi32( __mmask8 c, __m256i a);
VPCOMPRESSD void _mm256_mask_compressstoreu_epi32(void * a, __mmask8 c, __m256i s);
VPCOMPRESSD __m128i _mm_mask_compress_epi32(__m128i s, __mmask8 c, __m128i a);
VPCOMPRESSD __m128i _mm_maskz_compress_epi32( __mmask8 c, __m128i a);
VPCOMPRESSD void _mm_mask_compressstoreu_epi32(void * a, __mmask8 c, __m128i s);

SIMD 浮点 例外

None.

其他例外

EVEX-encoded 指令,参见表2-51中的例外类型E4.nb,"Type E4类例外条件".

来源