Vesta
中文
源代码

VPCONFLICTD, VPCONFLICTQ

检测包装词/词值的矢量内的冲突

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
EVEX.128.66.0F38.W0 C4 /rVPCONFLICTD xmm1 {k1}{z}, xmm2/m128/m32bcstA有效有效使用 写掩码 检测到 AVX512CD 中的重复双字值 OR xmm2/m128/m32bcst 使用 写掩码 k1. AVX10.1
EVEX.256.66.0F38.W0 C4 /rVPCONFLICTD ymm1 {k1}{z}, ymm2/m256/m32bcstA有效有效使用 写掩码 检测到 AVX512CD 中的重复双字值 OR ymm2/m256/m32bcst 使用 写掩码 k1. AVX10.1
EVEX.512.66.0F38.W0 C4 /rVPCONFLICTD zmm1 {k1}{z}, zmm2/m512/m32bcstA有效有效在OR AVX10.1 zmm2/m512/m32bcst中用写掩码 k1检测重复双字值.
EVEX.128.66.0F38.W1 C4 /rVPCONFLICTQ xmm1 {k1}{z}, xmm2/m128/m64bcstA有效有效使用 写掩码 检测 AVX512CD 中重复的四字值 OR xmm2/m128/m64bcst 使用 写掩码 k1. AVX10.1
EVEX.256.66.0F38.W1 C4 /rVPCONFLICTQ ymm1 {k1}{z}, ymm2/m256/m64bcstA有效有效使用 写掩码 检测 AVX512CD 中重复的四字值 OR ymm2/m256/m64bcst 使用 写掩码 k1. AVX10.1
EVEX.512.66.0F38.W1 C4 /rVPCONFLICTQ zmm1 {k1}{z}, zmm2/m512/m64bcstA有效有效使用 写掩码 k1 在 OR AVX10.1 zmm2/m512/m64bcst 中检测重复的四字值.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Full

实测开销

正在从 arch-data 加载实测数据...

说明

测试源操作数(第二个操作数)的每个dword/qword元素,以与源操作数中所有其他元素在最接近最小元素时平等. 每个元素的比较结果都形成一个位向量,然后按照写掩码将零延伸并写入目的地.

EVEX.512 编码版本 : 源操作数是一个ZMM寄存器,512位内存位置,或512位矢量从32/64位内存位置广播. 目标操作数是一个ZMM的寄存器,有条件的更新使用写掩码 k1.

EVEX.256 编码版本 : 源操作数是一个YMM的寄存器,256位的内存位置,或由32/64位的内存位置广播的256位矢量. 目标操作数是一个YMM的寄存器,有条件的更新使用写掩码 k1.

EVEX.128 编码版本 : 源操作数是一个XMM寄存器,一个128位的内存位置,或者从32/64位的内存位置广播128位的矢量. 目标操作数是一个XMM的寄存器,有条件的更新使用写掩码 k1.

EVEX.vvvv是保留的,必须是1111b,否则指令会#UD.

行动

VPCONFLICTD
(KL, VL) = (4, 128), (8, 256), (16, 512)
FOR j := 0 TO KL-1

    i := j*32
    IF MaskBit(j) OR *no writemask* THEN

          FOR k := 0 TO j-1
                m := k*32
                IF ((SRC[i+31:i] = SRC[m+31:m])) THEN
                       DEST[i+k] := 1
                ELSE
                       DEST[i+k] := 0
                FI

          ENDFOR
          DEST[i+31:i+j] := 0
    ELSE
          IF *merging-masking* THEN

                *DEST[i+31:i] remains unchanged*
          ELSE

                DEST[i+31:i] := 0
          FI
    FI
ENDFOR

DEST[MAXVL-1:VL] := 0

VPCONFLICTQ
(KL, VL) = (2, 128), (4, 256), (8, 512)
FOR j := 0 TO KL-1

      i := j*64
      IF MaskBit(j) OR *no writemask* THEN

          FOR k := 0 TO j-1

                m := k*64
                 IF ((SRC[i+63:i] = SRC[m+63:m])) THEN

                       DEST[i+k] := 1
                 ELSE

                       DEST[i+k] := 0
                 FI
           ENDFOR
           DEST[i+63:i+j] := 0
     ELSE
           IF *merging-masking* THEN
                 *DEST[i+63:i] remains unchanged*
            ELSE
                  DEST[i+63:i] := 0
            FI
     FI
ENDFOR
DEST[MAXVL-1:VL] := 0

Intel C/C++ 内在编译器

VPCONFLICTD __m512i _mm512_conflict_epi32( __m512i a);
VPCONFLICTD __m512i _mm512_mask_conflict_epi32(__m512i s, __mmask16 m, __m512i a);
VPCONFLICTD __m512i _mm512_maskz_conflict_epi32(__mmask16 m, __m512i a);
VPCONFLICTQ __m512i _mm512_conflict_epi64( __m512i a);
VPCONFLICTQ __m512i _mm512_mask_conflict_epi64(__m512i s, __mmask8 m, __m512i a);
VPCONFLICTQ __m512i _mm512_maskz_conflict_epi64(__mmask8 m, __m512i a);
VPCONFLICTD __m256i _mm256_conflict_epi32( __m256i a);
VPCONFLICTD __m256i _mm256_mask_conflict_epi32(__m256i s, __mmask8 m, __m256i a);
VPCONFLICTD __m256i _mm256_maskz_conflict_epi32(__mmask8 m, __m256i a);
VPCONFLICTQ __m256i _mm256_conflict_epi64( __m256i a);
VPCONFLICTQ __m256i _mm256_mask_conflict_epi64(__m256i s, __mmask8 m, __m256i a);
VPCONFLICTQ __m256i _mm256_maskz_conflict_epi64(__mmask8 m, __m256i a);
VPCONFLICTD __m128i _mm_conflict_epi32( __m128i a);
VPCONFLICTD __m128i _mm_mask_conflict_epi32(__m128i s, __mmask8 m, __m128i a);
VPCONFLICTD __m128i _mm_maskz_conflict_epi32(__mmask8 m, __m128i a);
VPCONFLICTQ __m128i _mm_conflict_epi64( __m128i a);
VPCONFLICTQ __m128i _mm_mask_conflict_epi64(__m128i s, __mmask8 m, __m128i a);
VPCONFLICTQ __m128i _mm_maskz_conflict_epi64(__mmask8 m, __m128i a);

SIMD 浮点 例外

None

其他例外

EVEX-encoded discription,参见表2-52,"Type E4NF类例外条件".

来源