Vesta
中文
源代码

VPDPWSUD, VPDPWSUDS, VPDPWUSD, VPDPWUSDS, VPDPWUUD, VPDPWUUDS

乘并添加未签名和已签名的单词

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
VEX.128.F3.0F38.W0 D2 /rVPDPWSUD xmm1, xmm2, xmm3/m128A有效有效将xmm3/m128中2对未签名的单词与对应的xmm2的签名单词相乘,将这些产品进行组合,加入xmm1中的双词结果.
VEX.256.F3.0F38.W0 D2 /rVPDPWSUD ymm1, ymm2, ymm3/m256A有效有效将ymm3/m256中2对未签名的单词与对应的ymm2的签名单词相乘,将这些产品进行组合,加入ymm1中的双词结果.
VEX.128.F3.0F38.W0 D3 /rVPDPWSUDS xmm1, xmm2, xmm3/m128A有效有效将xmm3/m128中2对未签名的单词与对应的xmm2的签名单词相乘,将这些产品进行组合并添加到双词结果中,在xmm1中签名饱和.
VEX.256.F3.0F38.W0 D3 /rVPDPWSUDS ymm1, ymm2, ymm3/m256A有效有效将ymm3/m256中2对未签名的单词与对应的ymm2的签名单词相乘,将这些产品进行组合并添加到双词结果中,在ymm1中签名饱和.
VEX.128.66.0F38.W0 D2 /rVPDPWUSD xmm1, xmm2, xmm3/m128A有效有效将xmm3/m128中的2对签名单词与对应的未签名单词xmm2相乘,将这些产品进行聚合,加入到双词中生成xmm1.
VEX.256.66.0F38.W0 D2 /rVPDPWUSD ymm1, ymm2, ymm3/m256A有效有效将ymm3/m256中的2对签名单词与对应的未签名单词ymm2相乘,将这些产品进行聚合,加入到双词中生成ymm1.
VEX.128.66.0F38.W0 D3 /rVPDPWUSDS xmm1, xmm2, xmm3/m128A有效有效将xmm3/m128中的2对签名单词与对应的未签名单词xmm2相乘,将这些产品进行组合并添加到双字结果中,在xmm1中签名饱和.
VEX.256.66.0F38.W0 D3 /rVPDPWUSDS ymm1, ymm2, ymm3/m256A有效有效将ymm3/m256中的2对签名单词与对应的未签名单词ymm2相乘,将这些产品进行组合并添加到双字结果中,在ymm1中签名饱和.
VEX.128.NP.0F38.W0 D2 /rVPDPWUUD xmm1, xmm2, xmm3/m128A有效有效将xmm3/m128中2对未签名的单词与对应的未签名单词xmm2相乘,将这些产品进行聚合,加入到双词中生成xmm1.
VEX.256.NP.0F38.W0 D2 /rVPDPWUUD ymm1, ymm2, ymm3/m256 Opcode/ InstructionA有效有效将ymm3/m256中的2对未签名单词与对应的未签名单词ymm2相乘,将这些产品进行组合并添加到ymm1的双词结果中. Op/64/32 CPUID Feature Direction En bit Mode Flag Support
VEX.128.NP.0F38.W0 D3 /rVPDPWUUDS xmm1, xmm2, xmm3/m128a将xmm3/m128中的2对未签名单词与对应的未签名单词xmm2相乘,将这些产品进行组合并添加到双词结果中,在xmm1中未签名饱和.
VEX.256.NP.0F38.W0 D3 /rVPDPWUUDS ymm1, ymm2, ymm3/m256a将ymm3/m256中的2对未签名单词与对应的未签名单词ymm2相乘,将这些产品进行组合并添加到双词结果中,在ymm1中未签名饱和.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg lectura y escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. vex.vvvv lecturaVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

实测开销

正在从 arch-data 加载实测数据...

说明

将第一源操作数的单个单词乘以第二源操作数的相应单词,产生中间的dword结果. 然后将填充结果汇总并累积在目的地填充元素大小操作数中.

对于无符号饱和值,当单个结果值超过无符号双词的范围(即大于FFFF FFFH)时,FFFF FFH的饱和无符号双词整数值就存储在双词目的地.

对于签名饱和,当单个结果超过签名双字整数的范围(即大于7FFF FFFH或小于8000 00H)时,7FFF FFH或8000 00H的饱和值分别写成目标操作数.

EVEX版本的VPDPWSSD[,S]之前以AVX512 VNNI推出. VEX版本的VPDPWSSD[,S]之前与AVX VNNI一同引入.

行动

VPDPW[UU,SU,US]D[,S] dest, src1, src2 (VEX encoded version)
VL = (128, 256)
KL = VL/32

ORIGDEST := DEST

IF *src1 is signed*:  // SU

src1extend := SIGN_EXTEND

ELSE:                 // UU, US

src1extend := ZERO_EXTEND

IF *src2 is signed*:  // US

src2extend := SIGN_EXTEND

ELSE:                 // UU, SU

src2extend := ZERO_EXTEND

FOR i := 0 TO KL-1:
    p1dword := src1extend(SRC1.word[2*i+0]) * src2extend(SRC2.word[2*i+0])
    p2dword := src1extend(SRC1.word[2*i+1]) * src2extend(SRC2.word[2*i+1])
    IF *saturating version*:
          IF *UU instruction version*:


                DEST.dword[i] := UNSIGNED_DWORD_SATURATE(ORIGDEST.dword[i] + p1dword + p2dword)
          ELSE:

                DEST.dword[i] := SIGNED_DWORD_SATURATE(ORIGDEST.dword[i] + p1dword + p2dword)
    ELSE:

          DEST.dword[i] := ORIGDEST.dword[i] + p1dword + p2dword
DEST[MAX_VL-1:VL] := 0

受影响的旗帜

None.

Intel C/C++ 内在编译器

VPDPWSUD __m128i _mm_dpwsud_epi32 (__m128i __W, __m128i __A, __m128i __B);
VPDPWSUD __m256i _mm256_dpwsud_epi32 (__m256i __W, __m256i __A, __m256i __B);
VPDPWSUDS __m128i _mm_dpwsuds_epi32 (__m128i __W, __m128i __A, __m128i __B);
VPDPWSUDS __m256i _mm256_dpwsuds_epi32 (__m256i __W, __m256i __A, __m256i __B);
VPDPWUSD __m128i _mm_dpwusd_epi32 (__m128i __W, __m128i __A, __m128i __B);
VPDPWUSD __m256i _mm256_dpwusd_epi32 (__m256i __W, __m256i __A, __m256i __B);
VPDPWUSDS __m128i _mm_dpwusds_epi32 (__m128i __W, __m128i __A, __m128i __B);
VPDPWUSDS __m256i _mm256_dpwusds_epi32 (__m256i __W, __m256i __A, __m256i __B);
VPDPWUUD __m128i _mm_dpwuud_epi32 (__m128i __W, __m128i __A, __m128i __B);
VPDPWUUD __m256i _mm256_dpwuud_epi32 (__m256i __W, __m256i __A, __m256i __B);
VPDPWUUDS __m128i _mm_dpwuuds_epi32 (__m128i __W, __m128i __A, __m128i __B);
VPDPWUUDS __m256i _mm256_dpwuuds_epi32 (__m256i __W, __m256i __A, __m256i __B);

SIMD 浮点 例外

None.

其他例外

参见表2-21"第4类例外条件".

来源