Vesta
中文
源代码

VPMADD52LUQ

未签名的52比特整数和添加低52比特产品

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
VEX.128.66.0F38.W1 B4 /rVPMADD52LUQ xmm1, xmm2, xmm3/m128A有效有效在xmm2和xmm3/m128中乘以未签名的52位整数,并在xmm1中将104位产品的低52位加入qword 无符号整数.
VEX.256.66.0F38.W1 B4 /rVPMADD52LUQ ymm1, ymm2, ymm3/m256A有效有效在ymm2和ymm3/m256中乘以未签名的52位整数,并在ymm1中将104位产品的低52位加入qword 无符号整数.
EVEX.128.66.0F38.W1 B4 /rVPMADD52LUQ xmm1 {k1}{z}, xmm2,xmm3/m128/m64bcstB有效有效将xmm2和AND的52位整数乘以AVX512VL)xmm3/m128,并将104位OR AVX10.1产物的低52位加入xmm1的qword无符号整数,使用writemask k1.
EVEX.256.66.0F38.W1 B4 /rVPMADD52LUQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcstB有效有效将ymm2和AND的52位整数乘以AVX512VL)ymm3/m256,并将104位OR AVX10.1产物的低52位加入ymm1的qword无符号整数,使用writemask k1.
EVEX.512.66.0F38.W1 B4 /rVPMADD52LUQ zmm1 {k1}{z}, zmm2,zmm3/m512/m64bcstB有效有效用 zmm2 和 OR AVX10.1 zmm3/m512 的无符号52位整数乘以 zmm1 的 qqx1qz 和 OR AVX10.1 的无符号52位整数,并使用 writemask k1 将 104 位产品中的低52位加到 qqx3qz 的无符号整数中.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg lectura y escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. vex.vvvv lecturaVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

B

  1. modrm.reg lectura y escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. evex.vvvv lecturaEVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Full

实测开销

正在从 arch-data 加载实测数据...

说明

在第一源操作数(第二个操作数)的每个qword元素中,用第二源操作数(第三个操作数)的相应元素中被打包的52位整数乘以未打包的52位整数,形成打包的104位中间结果. 每104位产品的低52位,无符号整数被添加到对应的qword无符号整数中,在写入mask k1下的目的地歌词(第一部歌词)下.

第一源操作数是一个ZMM/YMM/XMM登记册. 第二源操作数可以是ZMM/YMM/XMM的寄存器,512/256/128位内存位置或512/256/128位向量从64位内存位置广播. 目的地操作器是一个ZMM/YMM/XMM的寄存器,在64位颗粒度时以写mask k1有条件更新.

行动

VPMADDLUQ srcdest, src1, src2 (VEX version)
VL = (128,256)
KL = VL/64

FOR i in 0 .. KL-1:
    temp128 := zeroextend64(src1.qword[i][51:0]) *zeroextend64(src2.qword[i][51:0])
    srcdest.qword[i] := srcdest.qword[i] +zeroextend64(temp128[51:0])

srcdest[MAXVL:VL] := 0

VPMADD52LUQ (EVEX encoded)
(KL, VL) = (2, 128), (4, 256), (8, 512)
FOR j := 0 TO KL-1

    i := j * 64;
    IF k1[j] OR *no writemask* THEN

          IF src2 is Memory AND EVEX.b=1 THEN
                tsrc2[63:0] := ZeroExtend64(src2[51:0]);

          ELSE
                tsrc2[63:0] := ZeroExtend64(src2[i+51:i];

          FI;
          Temp128[127:0] := ZeroExtend64(src1[i+51:i]) * tsrc2[63:0];
          Temp2[63:0] := DEST[i+63:i] + ZeroExtend64(temp128[51:0]) ;
          DEST[i+63:i] := Temp2[63:0];
    ELSE
          IF *zeroing-masking* THEN

                DEST[i+63:i] := 0;
          ELSE *merge-masking*

                DEST[i+63:i] is unchanged;
          FI;
    FI;
ENDFOR

DEST[MAX_VL-1:VL] := 0;

Intel C/C++ 内在编译器

VPMADD52LUQ __m128i _mm_madd52lo_avx_epu64 (__m128i __X, __m128i __Y, __m128i __Z);
VPMADD52LUQ __m128i _mm_madd52lo_epu64( __m128i a, __m128i b, __m128i c);
VPMADD52LUQ __m128i _mm_madd52lo_epu64 (__m128i __X, __m128i __Y, __m128i __Z);
VPMADD52LUQ __m128i _mm_mask_madd52lo_epu64(__m128i s, __mmask8 k, __m128i a, __m128i b, __m128i c);
VPMADD52LUQ __m128i _mm_maskz_madd52lo_epu64( __mmask8 k, __m128i a, __m128i b, __m128i c);
VPMADD52LUQ __m256i _mm256_madd52lo_avx_epu64 (__m256i __X, __m256i __Y, __m256i __Z);
VPMADD52LUQ __m256i _mm256_madd52lo_epu64( __m256i a, __m256i b, __m256i c);
VPMADD52LUQ __m256i _mm256_madd52lo_epu64 (__m256i __X, __m256i __Y, __m256i __Z);
VPMADD52LUQ __m256i _mm256_mask_madd52lo_epu64(__m256i s, __mmask8 k, __m256i a, __m256i b, __m256i c);
VPMADD52LUQ __m256i _mm256_maskz_madd52lo_epu64( __mmask8 k, __m256i a, __m256i b, __m256i c);
VPMADD52LUQ __m512i _mm512_madd52lo_epu64( __m512i a, __m512i b, __m512i c);
VPMADD52LUQ __m512i _mm512_mask_madd52lo_epu64(__m512i s, __mmask8 k, __m512i a, __m512i b, __m512i c);
VPMADD52LUQ __m512i _mm512_maskz_madd52lo_epu64( __mmask8 k, __m512i a, __m512i b, __m512i c);

受影响的旗帜

None.

SIMD 浮点 例外

None.

其他例外

VEX-encoded 指令,参见表2-21,"第4类例外条件". EVEX-encoded 指令,参见表2-51,"第E4类例外条件".

来源