Vesta
中文
源代码

VPMOVQW, VPMOVSQW, VPMOVUSQW

将 QWord 转换为文字

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
EVEX.128.F3.0F38.W0 34 /rVPMOVQW xmm1/m32 {k1}{z}, xmm2A有效有效从AVX512F)OR AVX10.1 xmm2将2个包装的四字整数转换为xmm1/m32的2个包装的单字整数,在写掩码 k1下进行调值.
EVEX.128.F3.0F38.W0 24 /rVPMOVSQW xmm1/m32 {k1}{z}, xmm2A有效有效转换 8 块已签名的四字整数AVX512F(或)AVX10.1从zmm2输入 8 个已装入的签名单词整数xmm1/m32使用签名饱和度写掩码 k1.
EVEX.128.F3.0F38.W0 14 /rVPMOVUSQW xmm1/m32 {k1}{z}, xmm2A有效有效转换 2 块未签名的四字AVX512F(或)AVX10.1整数从xmm2组合成2个无符号字整数xmm1/m32使用无符号饱和度写掩码 k1.
EVEX.256.F3.0F38.W0 34 /rVPMOVQW xmm1/m64 {k1}{z}, ymm2A有效有效从AVX512F)OR AVX10.1 ymm2将4个包装的四字整数转换成xmm1/m64中的4个包装的四字整数,在写掩码 k1下进行调值.
EVEX.256.F3.0F38.W0 24 /rVPMOVSQW xmm1/m64 {k1}{z}, ymm2A有效有效从 ymm2 中将 4 个已包装的已签名四字整数(AVX512F) OR AVX10.1 转换成 xmm1/m64 中 4 个已包装的已签名单字整数,使用 writemask k1 下的已签名饱和度.
EVEX.256.F3.0F38.W0 14 /rVPMOVUSQW xmm1/m64 {k1}{z}, ymm2A有效有效转换 4 块未签名的四字AVX512F(或)AVX10.1整数从ymm2输入 4 无符号字整数xmm1/m64使用无符号饱和度写掩码 k1.
EVEX.512.F3.0F38.W0 34 /rVPMOVQW xmm1/m128 {k1}{z}, zmm2A有效有效从OR AVX10.1 zmm2将8个已包装的四字整数在xmm1/m128中转换为8个已包装的单字整数,并在写掩码 k1下进行调值.
EVEX.512.F3.0F38.W0 24 /rVPMOVSQW xmm1/m128 {k1}{z}, zmm2A有效有效转换 8 块已签名的四字整数 ORAVX10.1从zmm2输入 8 个已装入的签名单词整数xmm1/m128使用签名饱和度写掩码 k1.
EVEX.512.F3.0F38.W0 14 /rVPMOVUSQW xmm1/m128 {k1}{z}, zmm2A有效有效从 zmm2 将 8 个无符号的四字或 AVX10.1 整数转换为 8 个无符号的单字整数,在 xmm1/m128 中,使用 writemask k1 下的无符号饱和度.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.rm escrituraModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移
  2. modrm.reg lecturaModRM 字节的 reg 字段（第 5-3 位）

Tupla: Quarter Mem

实测开销

正在从 arch-data 加载实测数据...

说明

VPMOVQW向下使用调值将源操作数(第二个操作数)中的64位整数元素转换成包词. VPMOVSQW使用签名的饱和度将签名的64位整数转换成包式签名单词. VPMOVUSQW 使用未符号饱和度将未符号的四字值转换为未符号的字值.

源操作数是一个ZMM/YMM/XMM登记册. 目标操作数是一个XMM的寄存器,或128个/64/32位内存位置.

向下转换的单词元素从最小的单词写入目标操作数(第一个操作数). 目标操作数的单词元素根据写掩码更新. 注册目的地被清零的位数(MAXVL-1:128/64/32).

EVEX.vvvv是保留的,必须是1111b,否则指令会#UD.

行动

VPMOVQW instruction (EVEX encoded versions) when dest is a register

(KL, VL) = (2, 128), (4, 256), (8, 512)

FOR j := 0 TO KL-1

i := j * 16

m := j * 64

IF k1[j] OR *no writemask*

           THEN DEST[i+15:i] := TruncateQuadWordToWord (SRC[m+63:m])

           ELSE

             IF *merging-masking*           ; merging-masking

                    THEN *DEST[i+15:i] remains unchanged*

                    ELSE *zeroing-masking*  ; zeroing-masking

                    DEST[i+15:i] := 0

             FI

FI;

ENDFOR

DEST[MAXVL-1:VL/4] := 0;

VPMOVQW instruction (EVEX encoded versions) when dest is memory
    (KL, VL) = (2, 128), (4, 256), (8, 512)
    FOR j := 0 TO KL-1
          i := j * 16
          m := j * 64
          IF k1[j] OR *no writemask*
                THEN DEST[i+15:i] := TruncateQuadWordToWord (SRC[m+63:m])
                ELSE
                      *DEST[i+15:i] remains unchanged* ; merging-masking
          FI;
    ENDFOR

VPMOVSQW instruction (EVEX encoded versions) when dest is a register

(KL, VL) = (2, 128), (4, 256), (8, 512)

FOR j := 0 TO KL-1

i := j * 16

m := j * 64

IF k1[j] OR *no writemask*

           THEN DEST[i+15:i] := SaturateSignedQuadWordToWord (SRC[m+63:m])

           ELSE

             IF *merging-masking*           ; merging-masking

                    THEN *DEST[i+15:i] remains unchanged*

                    ELSE *zeroing-masking*  ; zeroing-masking

                    DEST[i+15:i] := 0


                  FI
      FI;
ENDFOR
DEST[MAXVL-1:VL/4] := 0;

VPMOVSQW instruction (EVEX encoded versions) when dest is memory
    (KL, VL) = (2, 128), (4, 256), (8, 512)
    FOR j := 0 TO KL-1
          i := j * 16
          m := j * 64
          IF k1[j] OR *no writemask*
                THEN DEST[i+15:i] := SaturateSignedQuadWordToWord (SRC[m+63:m])
                ELSE
                      *DEST[i+15:i] remains unchanged* ; merging-masking
          FI;
    ENDFOR

VPMOVUSQW instruction (EVEX encoded versions) when dest is a register

(KL, VL) = (2, 128), (4, 256), (8, 512)

FOR j := 0 TO KL-1

i := j * 16

m := j * 64

IF k1[j] OR *no writemask*

        THEN DEST[i+15:i] := SaturateUnsignedQuadWordToWord (SRC[m+63:m])

        ELSE

             IF *merging-masking*           ; merging-masking

                    THEN *DEST[i+15:i] remains unchanged*

                    ELSE *zeroing-masking*  ; zeroing-masking

                    DEST[i+15:i] := 0

             FI

FI;

ENDFOR

DEST[MAXVL-1:VL/4] := 0;

VPMOVUSQW instruction (EVEX encoded versions) when dest is memory
    (KL, VL) = (2, 128), (4, 256), (8, 512)
    FOR j := 0 TO KL-1
          i := j * 16
          m := j * 64
          IF k1[j] OR *no writemask*
                THEN DEST[i+15:i] := SaturateUnsignedQuadWordToWord (SRC[m+63:m])
                ELSE
                      *DEST[i+15:i] remains unchanged* ; merging-masking
          FI;
    ENDFOR

Intel C/C++ 内在编译器

VPMOVQW __m128i _mm512_cvtepi64_epi16( __m512i a);
VPMOVQW __m128i _mm512_mask_cvtepi64_epi16(__m128i s, __mmask8 k, __m512i a);
VPMOVQW __m128i _mm512_maskz_cvtepi64_epi16( __mmask8 k, __m512i a);
VPMOVQW void _mm512_mask_cvtepi64_storeu_epi16(void * d, __mmask8 k, __m512i a);
VPMOVSQW __m128i _mm512_cvtsepi64_epi16( __m512i a);
VPMOVSQW __m128i _mm512_mask_cvtsepi64_epi16(__m128i s, __mmask8 k, __m512i a);
VPMOVSQW __m128i _mm512_maskz_cvtsepi64_epi16( __mmask8 k, __m512i a);
VPMOVSQW void _mm512_mask_cvtsepi64_storeu_epi16(void * d, __mmask8 k, __m512i a);
VPMOVUSQW __m128i _mm512_cvtusepi64_epi16( __m512i a);
VPMOVUSQW __m128i _mm512_mask_cvtusepi64_epi16(__m128i s, __mmask8 k, __m512i a);
VPMOVUSQW __m128i _mm512_maskz_cvtusepi64_epi16( __mmask8 k, __m512i a);
VPMOVUSQW void _mm512_mask_cvtusepi64_storeu_epi16(void * d, __mmask8 k, __m512i a);
VPMOVUSQD __m128i _mm256_cvtusepi64_epi32(__m256i a);
VPMOVUSQD __m128i _mm256_mask_cvtusepi64_epi32(__m128i a, __mmask8 k, __m256i b);
VPMOVUSQD __m128i _mm256_maskz_cvtusepi64_epi32( __mmask8 k, __m256i b);
VPMOVUSQD void _mm256_mask_cvtusepi64_storeu_epi32(void * , __mmask8 k, __m256i b);
VPMOVUSQD __m128i _mm_cvtusepi64_epi32(__m128i a);
VPMOVUSQD __m128i _mm_mask_cvtusepi64_epi32(__m128i a, __mmask8 k, __m128i b);
VPMOVUSQD __m128i _mm_maskz_cvtusepi64_epi32( __mmask8 k, __m128i b);
VPMOVUSQD void _mm_mask_cvtusepi64_storeu_epi32(void * , __mmask8 k, __m128i b);
VPMOVSQD __m128i _mm256_cvtsepi64_epi32(__m256i a);
VPMOVSQD __m128i _mm256_mask_cvtsepi64_epi32(__m128i a, __mmask8 k, __m256i b);
VPMOVSQD __m128i _mm256_maskz_cvtsepi64_epi32( __mmask8 k, __m256i b);
VPMOVSQD void _mm256_mask_cvtsepi64_storeu_epi32(void * , __mmask8 k, __m256i b);
VPMOVSQD __m128i _mm_cvtsepi64_epi32(__m128i a);
VPMOVSQD __m128i _mm_mask_cvtsepi64_epi32(__m128i a, __mmask8 k, __m128i b);
VPMOVSQD __m128i _mm_maskz_cvtsepi64_epi32( __mmask8 k, __m128i b);
VPMOVSQD void _mm_mask_cvtsepi64_storeu_epi32(void * , __mmask8 k, __m128i b);
VPMOVQD __m128i _mm256_cvtepi64_epi32(__m256i a);
VPMOVQD __m128i _mm256_mask_cvtepi64_epi32(__m128i a, __mmask8 k, __m256i b);
VPMOVQD __m128i _mm256_maskz_cvtepi64_epi32( __mmask8 k, __m256i b);
VPMOVQD void _mm256_mask_cvtepi64_storeu_epi32(void * , __mmask8 k, __m256i b);
VPMOVQD __m128i _mm_cvtepi64_epi32(__m128i a);
VPMOVQD __m128i _mm_mask_cvtepi64_epi32(__m128i a, __mmask8 k, __m128i b);
VPMOVQD __m128i _mm_maskz_cvtepi64_epi32( __mmask8 k, __m128i b);
VPMOVQD void _mm_mask_cvtepi64_storeu_epi32(void * , __mmask8 k, __m128i b);

SIMD 浮点 例外

None.

其他例外

EVEX-encoded 指令,参见表2-55,"Type E6类例外条件".

Additionally: If EVEX.vvvv != 1111B.

#UD

来源