Vesta
中文
源代码

VREDUCEPH

在包装的 FP16 值上进行还原转换

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
EVEX.128.NP.0F3A.W0 56 /r /ibVREDUCEPH xmm1{k1}{z}, xmm2/m128/m16bcst, imm8A有效有效在包装上进行还原转换AND AVX512VL) FP16数值xmm2/m128/m16bcst 由其他资源AVX10.1减去由imm8字段。将结果存储到xmm1须遵守写掩码 k1.
EVEX.256.NP.0F3A.W0 56 /r /ibVREDUCEPH ymm1{k1}{z}, ymm2/m256/m16bcst, imm8A有效有效在包装上进行还原转换AND AVX512VL) FP16数值ymm2/m256/m16bcst 由其他资源AVX10.1减去由imm8字段。将结果存储到ymm1须遵守写掩码 k1.
EVEX.512.NP.0F3A.W0 56 /r /ibVREDUCEPH zmm1{k1}{z}, zmm2/m512/m16bcst {sae}, imm8A有效有效在打包的OR上进行还原转换AVX10.1 FP16数值zmm2/m512/m16bcst ,通过减去 .imm8字段。将结果存储到zmm1须遵守写掩码 k1.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移
  3. imm8 lectura指令后的立即数字节

Tupla: Full

实测开销

正在从 arch-data 加载实测数据...

说明

本指令在源操作(第二部操作)中执行编组的二进制编码的FP16值的还原转换,并将降序结果以二进制的FP格式存储到目标操作(第一部操作)的写入mask k1下.

还原转换从二进制FP源值中减去整数部分和主要M分数位,其中M是imm8指定的无符号整数[7:4]. 具体来说,还原转化可以表示为: dest = src - (ROUND(2M)). 页:1 2-M 其中,ROUND()将src,2M,及其产品作为二进制的FP数字,具有正统标志和偏颇的解码器. 通过考虑src=2p来表示减少的结果的大小 * man2, where man2' is the normalized significand and p' is the unbiased exponent. 如果 RC=RNE: 0 + 减少 Result -> 2-M-1.

Then if RC RNE: 0 |ReducedResult| < 2-M.

这一指令最终可能会有一套精确的例外。 然而,对于SPE set(即Sprint Precision,即imm8[3]=1),没有报告精确的例外.

该指示可能产生微小的非零结果。 如果它这样做,它不会报告下流例外,即使下流例外被解码(MXCSR注册的UM旗为0).

特殊情况见表5-28。

VREDUCEPH/VREDUCESH 特殊情况

|Src1| < 2-MRU, Src10Src1
RD, Src10Src1
RD, Src1 <0圆( Src1 + 2- M)
Src1 = +/-0 orNOT RD+0.0
Dest = +/-0 (Src1) (中文(简体) ).RD-0.0
Src1 = +/-任意+0.0
Src1 = +/-NAN任意QNaN (Src1) (中文(简体) ).

行动

def reduce_fp16(src, imm8):
    nan := (src.exp = 0x1F) and (src.fraction != 0)
    if nan:
          return QNAN(src)
    m := imm8[7:4]
    rc := imm8[1:0]
    rc_source := imm8[2]
    spe := imm[3] // suppress precision exception
    tmp := 2^(-m) * ROUND(2^m * src, spe, rc_source, rc)
    tmp := src - tmp // using same RC, SPE controls
    return tmp

VREDUCEPH dest{k1}, src, imm8
VL = 128, 256 or 512
KL := VL/16

FOR i := 0 to KL-1:
    IF k1[i] or *no writemask*:
          IF SRC is memory and (EVEX.b = 1):
                tsrc := src.fp16[0]
          ELSE:
                tsrc := src.fp16[i]
          DEST.fp16[i] := reduce_fp16(tsrc, imm8)
    ELSE IF *zeroing*:
          DEST.fp16[i] := 0
    //else DEST.fp16[i] remains unchanged

DEST[MAXVL-1:VL] := 0

Intel C/C++ 内在编译器

VREDUCEPH __m128h _mm_mask_reduce_ph (__m128h src, __mmask8 k, __m128h a, int imm8);
VREDUCEPH __m128h _mm_maskz_reduce_ph (__mmask8 k, __m128h a, int imm8);
VREDUCEPH __m128h _mm_reduce_ph (__m128h a, int imm8);
VREDUCEPH __m256h _mm256_mask_reduce_ph (__m256h src, __mmask16 k, __m256h a, int imm8);
VREDUCEPH __m256h _mm256_maskz_reduce_ph (__mmask16 k, __m256h a, int imm8);
VREDUCEPH __m256h _mm256_reduce_ph (__m256h a, int imm8);
VREDUCEPH __m512h _mm512_mask_reduce_ph (__m512h src, __mmask32 k, __m512h a, int imm8);
VREDUCEPH __m512h _mm512_maskz_reduce_ph (__mmask32 k, __m512h a, int imm8);
VREDUCEPH __m512h _mm512_reduce_ph (__m512h a, int imm8);
VREDUCEPH __m512h _mm512_mask_reduce_round_ph (__m512h src, __mmask32 k, __m512h a, int imm8, const int sae);
VREDUCEPH __m512h _mm512_maskz_reduce_round_ph (__mmask32 k, __m512h a, int imm8, const int sae);
VREDUCEPH __m512h _mm512_reduce_round_ph (__m512h a, int imm8, const int sae);

SIMD 浮点 例外

Invalid, Precision.

如果启用了SPE,则不报告精确例外(不管MXCSR例外面具).

其他例外

EVEX-encoded 指令,参见表2-48,"Type E2类例外条件".

来源