Vesta
中文
源代码

VREDUCESH

在 标量 FP16 值上执行还原转换

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
EVEX.LLIG.NP.0F3A.W0 57 /r /ibVREDUCESH xmm1{k1}{z}, xmm2, xmm3/m16 {sae}, imm8A有效有效在低的OR上进行还原转换AVX10.1二进制编码FP16数值在xmm3/m16减去imm8字段。将结果存储到xmm1须遵守写掩码 k1。从xmm2复制到xmm1[127:16].

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. vex.vvvv lecturaVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移
  4. imm8 lectura指令后的立即数字节

Tupla: Scalar

实测开销

正在从 arch-data 加载实测数据...

说明

本指令对源代码为FP16的低二进制值进行还原转换,并将降级后的二进制FP格式存储到写入mask k1下的目的地操作(第一部)低元素中. 详见VREDUCEPH的描述.

目标操作数的比特127:16从第一源操作数的相应比特复制. 比特斯MAXVL-1:128 其中目标操作数为被清零. 目的地的低FP16元素根据写掩码更新.

这一指令最终可能会有一套精确的例外。 然而,对于SPE set(即Sprint Precision,即imm8[3]=1),没有报告精确的例外.

该指示可能产生微小的非零结果。 如果它这样做,它不会报告下流例外,即使下流例外被解码(MXCSR注册的UM旗为0).

特殊情况见表5-28。

行动

// see VREDUCEPH

VREDUCESH dest{k1}, src, imm8
IF k1[0] or *no writemask*:

    dest.fp16[0] := reduce_fp16(src2.fp16[0], imm8)
ELSE IF *zeroing*:

    dest.fp16[0] := 0
//else dest.fp16[0] remains unchanged

DEST[127:16] := src1[127:16]
DEST[MAXVL-1:128] := 0

Intel C/C++ 内在编译器

VREDUCESH __m128h _mm_mask_reduce_round_sh (__m128h src, __mmask8 k, __m128h a, __m128h b, int imm8, const int sae);
VREDUCESH __m128h _mm_maskz_reduce_round_sh (__mmask8 k, __m128h a, __m128h b, int imm8, const int sae);
VREDUCESH __m128h _mm_reduce_round_sh (__m128h a, __m128h b, int imm8, const int sae);
VREDUCESH __m128h _mm_mask_reduce_sh (__m128h src, __mmask8 k, __m128h a, __m128h b, int imm8);
VREDUCESH __m128h _mm_maskz_reduce_sh (__mmask8 k, __m128h a, __m128h b, int imm8);
VREDUCESH __m128h _mm_reduce_sh (__m128h a, __m128h b, int imm8);

SIMD 浮点 例外

无效, 精度 。 如果启用了SPE,则不报告精确例外(不管MXCSR例外面具).

其他例外

EVEX-encoded 指令,参见表2-49"Type E3类例外条件".

来源