Vesta
中文
源代码

VRSQRT14PD

计算包装浮点的平方根的近似对称

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
EVEX.128.66.0F38.W1 4E /rVRSQRT14PD xmm1 {k1}{z}, xmm2/m128/m64bcstA有效有效计算 AVX512F) 或 打包双精度浮点值 在 AVX10.1 xmm2/m128/m64bcst 中的近似对等方根,并将结果存储在 xmm1. under 写掩码.
EVEX.256.66.0F38.W1 4E /rVRSQRT14PD ymm1 {k1}{z}, ymm2/m256/m64bcstA有效有效计算 AVX512F) 或 打包双精度浮点值 在 AVX10.1 ymm2/m256/m64bcst 中的近似对等方根,并将结果存储在 ymm1. under 写掩码.
EVEX.512.66.0F38.W1 4E /rVRSQRT14PD zmm1 {k1}{z}, zmm2/m512/m64bcstA有效有效在 zmm2/m512/m64bcst 中计算 OR AVX10.1 组合双精度浮点值的近似对等方根,并将结果存储在 Writingmask 下的 zmm1 中.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Full

实测开销

正在从 arch-data 加载实测数据...

说明

本指令对源操作数(第二个操作数)中8个打包双精度浮点值的方根的近似对等值进行SIMD计算,并根据写掩码将包装好的双精度浮点结果存储在目标操作数(第一个操作数)中. 此近似的最大相对误差小于2-14.

EVEX.512 编码版本 : 源操作数可以是ZMM寄存器,512位内存位置,也可以是从64位内存位置广播的512位矢量. 目标操作数是一个ZMM的寄存器,有条件的更新使用写掩码 k1.

EVEX.256 编码版本 : 源操作数是一个YMM的寄存器,256位的内存位置,或由64位的内存位置广播的256位矢量. 目标操作数是一个YMM的寄存器,有条件的更新使用写掩码 k1.

EVEX.128 编码版本 : 源操作数是一个XMM寄存器,一个128位的内存位置,或者从64位的内存位置广播128位的矢量. 目标操作数是一个XMM的寄存器,有条件的更新使用写掩码 k1.

VRSQRT14PD指令不受MXCSR寄存器中四舍五入控制位的影响. 当一个源值为0.0时,返回一个带有源值符号的值. 当 源操作数 是 +时,返回 +ZERO 值。 一个异常源值只有在DAZ比特被设置在MXCSR时才作为零处理. 否则,它得到正确处理,并与规定的蒙面反应进行近似。 当一个源值为负值(除0.0外)时,返回 浮点 QNaN indeminite。 当一个源值是SNaN或QNaN时,将SNaN转换成QNaN或返回源QNaN.

MXCSR例外旗帜不受本指令影响,浮点例外不报告.

说明: EVEX.vvvv是保留的,必须是1111b,否则指令会#UD.

在https://software.intel.com/en-us/articles/for-IA-近似-instructions-vrcp14-vrsqrt14-vrcp28-vrsqrt28-vexp2上可以找到VRSQRT14xx的数值精确执行.

行动

VRSQRT14PD (EVEX encoded versions)

(KL, VL) = (2, 128), (4, 256), (8, 512)

FOR j := 0 TO KL-1

i := j * 64

IF k1[j] OR *no writemask* THEN

             IF (EVEX.b = 1) AND (SRC *is memory*)

                  THEN DEST[i+63:i] := APPROXIMATE(1.0/ SQRT(SRC[63:0]));

                  ELSE DEST[i+63:i] := APPROXIMATE(1.0/ SQRT(SRC[i+63:i]));

             FI;

ELSE

     IF *merging-masking*                ; merging-masking

             THEN *DEST[i+63:i] remains unchanged*

             ELSE                        ; zeroing-masking

                  DEST[i+63:i] := 0

     FI;

FI;

ENDFOR;
DEST[MAXVL-1:VL] := 0

                                         Table 5-32. VRSQRT14PD Special Cases

Input value                Result value             Comments
Any denormal
X = 2-2n                   Normal                   Cannot generate overflow
X<0
X = -0                     2n
X = +0
X = +INF                   QNaN_Indefinite          Including -INF

                           -INF

                           +INF

                           +0

Intel C/C++ 内在编译器

VRSQRT14PD __m512d _mm512_rsqrt14_pd( __m512d a);
VRSQRT14PD __m512d _mm512_mask_rsqrt14_pd(__m512d s, __mmask8 k, __m512d a);
VRSQRT14PD __m512d _mm512_maskz_rsqrt14_pd( __mmask8 k, __m512d a);
VRSQRT14PD __m256d _mm256_rsqrt14_pd( __m256d a);
VRSQRT14PD __m256d _mm512_mask_rsqrt14_pd(__m256d s, __mmask8 k, __m256d a);
VRSQRT14PD __m256d _mm512_maskz_rsqrt14_pd( __mmask8 k, __m256d a);
VRSQRT14PD __m128d _mm_rsqrt14_pd( __m128d a);
VRSQRT14PD __m128d _mm_mask_rsqrt14_pd(__m128d s, __mmask8 k, __m128d a);
VRSQRT14PD __m128d _mm_maskz_rsqrt14_pd( __mmask8 k, __m128d a);

SIMD 浮点 例外

None.

其他例外

参见表2-51"E4类例外条件".

来源