Vesta
中文
源代码

VRSQRT14SD

计算 标量 Float64 平方根的近似对称

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
EVEX.LLIG.66.0F38.W1 4F /rVRSQRT14SD xmm1 {k1}{z}, xmm2, xmm3/m64A有效有效在 xmm3/m64 中计算 OR AVX10.1 标量 双精度浮点 值的大致对等平方根,并将结果存储为 xmm1 使用 写掩码 k1 的低四字元素. Bits [127:64] of xmm2 复制到 xmm1 [127:64].

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. evex.vvvv lecturaEVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Tuple1 Scalar

实测开销

正在从 arch-data 加载实测数据...

说明

计算源操作数(第二个操作数)低四字元素中标量 双精度浮点值的平方根的近似对等,并根据写掩码存储该结果的目标操作数(第一个操作数)低四字元素. 此近似的最大相对误差小于2-14. 源操作数可以是XMM寄存器,也可以是32位的内存位置. 目标操作数是一个XMM登记册.

XMM注册目的地的比特(127:64)从第一源操作数中的相应比特复制. 目的地的位数(MAXVL-1:128)登记被清零.

VRSQRT14SD指令不受MXCSR寄存器中四舍五入控制位的影响. 当一个源值为0.0时,返回一个带有源值符号的值. 当 源操作数 是 +时,返回 +ZERO 值。 一个异常源值只有在DAZ比特被设置在MXCSR时才作为零处理. 否则,它得到正确处理,并与规定的蒙面反应进行近似。 当一个源值为负值(除0.0外)时,返回 浮点 QNaN indeminite。 当一个源值是SNaN或QNaN时,将SNaN转换成QNaN或返回源QNaN.

MXCSR例外旗帜不受本指令影响,浮点例外不报告.

在https://software.intel.com/en-us/articles/for-IA-近似-instructions-vrcp14-vrsqrt14-vrcp28-vrsqrt28-vexp2上可以找到VRSQRT14xx的数值精确执行.

行动

VRSQRT14SD (EVEX version)

IF k1[0] or *no writemask*

     THEN DEST[63:0] := APPROXIMATE(1.0/ SQRT(SRC2[63:0]))

     ELSE

       IF *merging-masking*        ; merging-masking

            THEN *DEST[63:0] remains unchanged*

            ELSE                   ; zeroing-masking

             THEN DEST[63:0] := 0

       FI;

FI;

DEST[127:64] := SRC1[127:64]

DEST[MAXVL-1:128] := 0


                      Table 5-34. VRSQRT14SD Special Cases

Input value   Result value     Comments
Any denormal
X = 2-2n      Normal           Cannot generate overflow
X<0           2n
X = -0
X = +0        QNaN_Indefinite  Including -INF
X = +INF
              -INF

              +INF

              +0

Intel C/C++ 内在编译器

VRSQRT14SD __m128d _mm_rsqrt14_sd( __m128d a, __m128d b);
VRSQRT14SD __m128d _mm_mask_rsqrt14_sd(__m128d s, __mmask8 k, __m128d a, __m128d b);
VRSQRT14SD __m128d _mm_maskz_rsqrt14_sd( __mmask8d m, __m128d a, __m128d b);

SIMD 浮点 例外

None.

其他例外

参见表2-53"E5类例外条件".

来源