Vesta
中文
源代码

VSHA512MSG1

对下四张 SHA512 信件进行中间计算

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
VEX.256.F2.0F38.W0 CC 11:rrr:bbbVSHA512MSG1 ymm1, xmm2A有效有效使用来自ymm1和xmm2的先前消息qwords,对SHA512下四个SHA512消息qwords进行中间计算,将结果存储在ymm1中.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg lectura y escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

实测开销

正在从 arch-data 加载实测数据...

说明

VSHA512MSG1指令是两个SHA512消息调度指令之一. 该指令对接下来的4个SHA512消息qwords进行中间计算.

见https://nvlpubs.nist.gov/nistpubs/FIPS/NIST.FIPS.180-4.pdf 关于SHA512标准的更多信息.

行动

define ROR64(qword, n):

    count := n % 64
    dest := (qword >> count) | (qword << (64-count))
    return dest

define SHR64(qword, n):
    return qword >> n

define s0(qword):
    return ROR64(qword,1) ^ ROR64(qword, 8) ^ SHR64(qword, 7)

VSHA512MSG1 SRCDEST, SRC1
W[4] := SRC1.qword[0]
W[3] := SRCDEST.qword[3]
W[2] := SRCDEST.qword[2]
W[1] := SRCDEST.qword[1]
W[0] := SRCDEST.qword[0]

SRCDEST.qword[3] := W[3] + s0(W[4])
SRCDEST.qword[2] := W[2] + s0(W[3])
SRCDEST.qword[1] := W[1] + s0(W[2])
SRCDEST.qword[0] := W[0] + s0(W[1])

受影响的旗帜

None.

Intel C/C++ 内在编译器

VSHA512MSG1 __m256i _mm256_sha512msg1_epi64 (__m256i __A, __m128i __B);

SIMD 浮点 例外

None.

其他例外

参见表2-23"第6类例外条件".

来源