Vesta
中文
源代码

XADD

交换和添加

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
0F C0 /rXADD r/m8, r8MR有效有效交换r8和r/m8;装入r/m8.
0F C1 /rXADD r/m16, r16MR有效有效交换r16和r/m16;装入r/m16.
0F C1 /rXADD r/m32, r32MR有效有效交换r32和r/m32;装入r/m32.
REX.W + 0F C1 /rXADD r/m64, r64MR有效不可编码交换r64和r/m64;装入r/m64.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

MR

  1. modrm.rm lectura y escrituraModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移
  2. modrm.reg lectura y escrituraModRM 字节的 reg 字段（第 5-3 位）

实测开销

正在从 arch-data 加载实测数据...

涉及的标志位

说明

将第一个操作数(目标操作数)与第二个操作数(源操作数)交换,然后将两个值的总和加载到目标操作数. 目标操作数可以是寄存器或内存位置;源操作数是寄存器.

在64位模式下,指令的默认操作大小为32位. 使用REX的前缀形式为REX.R,允许访问额外的注册(R8-R15). 使用REX前缀,形式为REX.W,促进运行到64位. 参见本节开头的汇总图,用于编码数据和限制.

此指令可用 LOCK 前缀来允许指令在原子上执行.

IA-32 架构兼容性

早于Intel486处理器的IA-32处理器无法识别此指令. 如果使用此指令, 您应当提供运行在较早的处理器上的等效代码序列 。

行动

TEMP := SRC + DEST;
SRC := DEST;
DEST := TEMP;

受影响的旗帜

CF,PF,AF,SF,ZF,以及OF旗根据添加结果设置,储存在目标操作数.

异常

保护模式
#GP(0)如果目的地位于不可写入的区段中。如果内存操作数的有效地址位于CS、DS、ES、FS或GS区段限制之外。如果DS、ES、FS或GS登记簿包含NULL 段选择子。
#SS(0)如果 内存操作数 有效地址在 SS 段限制之外. #PF(fault-code) 如果 页面错误 发生.
#AC(0)如果启用了对齐检查,并且在当前特权级别为3时会给出不对齐的内存引用.
#UD如果使用LOCK前缀,但目的地不是内存操作数.
实地址模式
#GP如果内存操作数的有效地址在CS,DS,ES,FS或GS段限制之外.
#SS如果 内存操作数 的有效地址在 SS 段限制之外。
#UD如果使用LOCK前缀,但目的地不是内存操作数.
虚拟 8086 模式
#GP(0)如果内存操作数的有效地址在CS,DS,ES,FS或GS段限制之外.
#SS(0)如果 内存操作数 有效地址在 SS 段限制之外. #PF(fault-code) 如果 页面错误 发生.
#AC(0)如果启用对齐检查, 并使用不对齐的内存引用 。
#UD如果使用LOCK前缀,但目的地不是内存操作数.
兼容模式
与保护模式中的例外相同.
64 位模式
#SS(0)如果引用SS部分的内存地址是非冠状的.
#GP(0)如果内存地址是非冠状的. #PF(fault-code) 如果发生 页面错误.
#AC(0)如果启用了对齐检查,并且在当前特权级别为3时会给出不对齐的内存引用.
#UD如果使用LOCK前缀,但目的地不是内存操作数.

来源