Vesta
中文
源代码

XSAVEC

用缩合物保存处理器扩展状态

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
NP 0F C7 /4XSAVEC memM有效有效将 EDX: EAX 指定的状态元件保存为带有压缩的 mem 。
NP REX.W + 0F C7 /4XSAVEC64 memM有效不可编码将 EDX: EAX 指定的状态元件保存为带有压缩的 mem 。

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

M

  1. modrm.rm escrituraModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

实测开销

正在从 arch-data 加载实测数据...

说明

执行完整或部分保存处理器状态组件到XSAVE位于目标操作数指定的内存地址的区域. 隐含的EDX:EAX寄存器对齐指定了64位指令掩码. 保存的特定状态组件对应了请求的-feature位图(RFBM)中设置的位点,该位点是EDX:EAX和XCR0的逻辑-AND.

XSAVE区域的格式详见第13.4节,"XSAVE区域",Intel(R)64和IA-32架构软件开发者手册第1卷. 和FXRSTOR和FXSAVE一样,x87状态使用的内存格式依赖于REX.W前缀;参见Intel(R)64和IA-32架构软件开发者手册第1卷第13.5.1节,"x87状态".

第13.10节,"XSAVEC的操作",Intel(R)64和IA-32 Architectures Software开发者手册,第一卷详细介绍了XSAVEC指令的操作. 以下项目为高级别大纲:

它可以使用init优化。

处理器跟踪各种状态组件的状态。 见Intel(R)64和IA-32架构软件开发者手册第1卷第13.6节"XSAVE-管理状态的处理器跟踪".

使用不与64字节边界对齐的目标操作数(在64位或32位模式中)导致一般保护(#GP)例外. 在64位模式中,RDX和RAX的上32位被忽略.

  1. 联合国 状态组件1(SSE)有例外. MXCSR是SSE状态的一部分,但XINUSE[1]即使MXCSR没有它的初始值1F80H,也可能是0. 在这种情况下,XSAVEC保存SSE状态,只要RFBM[1]=1.
  1. 国家 与XSAVE和XSAVEOPT不同,XSAVEC在XSTATE BV字段中清除了对应RFBM中清晰的位.

3个 状态组件1(SSE)有例外. MXCSR是SSE状态的一部分,但XINUSE[1]即使MXCSR没有它的初始值1F80H,也可能是0. 在这种情况下,XSAVEC将XSTATE BV[1]设置到1,只要RFBM[1]=1.

行动

/* bitwise logical AND */
                                 /* bitwise logical AND */
RFBM := XCR0 AND EDX:EAX;
TO_BE_SAVED := RFBM AND XINUSE;
If MXCSR  1F80H AND RFBM[1]

    TO_BE_SAVED[1] = 1;
FI;

IF TO_BE_SAVED[0] = 1
    THEN store x87 state into legacy region of XSAVE area;

FI;

IF TO_BE_SAVED[1] = 1
    THEN store SSE state into legacy region of XSAVE area; // this step saves the XMM registers, MXCSR, and MXCSR_MASK

FI;

NEXT_FEATURE_OFFSET = 576;       // Legacy area and XSAVE header consume 576 bytes

FOR i := 2 TO 62

IF RFBM[i] = 1

     THEN

         IF TO_BE_SAVED[i]

                  THEN save XSAVE state component i at offset NEXT_FEATURE_OFFSET from base of XSAVE area;

         FI;

NEXT_FEATURE_OFFSET = NEXT_FEATURE_OFFSET + n (n enumerated by CPUID.0DH.i:EAX);

FI;

ENDFOR;

XSTATE_BV field in XSAVE header := TO_BE_SAVED;
XCOMP_BV field in XSAVE header := RFBM OR 80000000_00000000H;

受影响的旗帜

None.

Intel C/C++ 内在编译器

XSAVEC void _xsavec( void * , unsigned __int64);
XSAVEC64 void _xsavec64( void * , unsigned __int64);

异常

保护模式
#GP(0)如果 内存操作数 有效地址位于 CS, DS, ES, FS, 或 GS 区段限制之外, 如果 内存操作数 不对齐在64字节边界上, 无论区段如何 。
#SS(0)如果 内存操作数 有效地址在 SS 段限制之外. #PF(fault-code) 如果 页面错误 发生.
#NM如果 CR0.TS[bit 3] = 1.
#UD若CPUID.01H:ECX.XSAVE[26]=0或CPUID.0DH.01H:EAX.XSAVEC[1]=0. 若CR4.OSXSAVE[bit 18]=0. 若使用LOCK前缀.
#AC如果该例外被禁用, 如上文所述, 内存操作数 不在64字节边界上对齐, 则会发出一般保护例外( #GP) 信号。 例如, 如果启用对齐检查例外( #AC) (和 CPL 是 3) , 则无法保证对 #AC 的信号, 并可能随执行而变化, 如下所示。 在没有对 #AC 表示信号的所有执行中, 都会发出一般保护例外。 此外, 校正检查的宽度也会随执行而变化。 例如, 对于特定的执行来说, 可能会发出对齐检查例外信号, 而对于所有其他错位( 4- 8- 或 16-byte 错位) 。
实地址模式
#GP如果 内存操作数 不在64字节边界上对齐, 不论段。 如果 操作数 的任何部分位于 0 到 FFFFH 的有效地址空间之外 。
#NM如果 CR0.TS[bit 3] = 1.
#UD若CPUID.01H:ECX.XSAVE[26]=0或CPUID.0DH.01H:EAX.XSAVEC[1]=0. 若CR4.OSXSAVE[bit 18]=0. 若使用LOCK前缀.
虚拟 8086 模式
与保护模式中的例外相同.
兼容模式
与保护模式中的例外相同.
64 位模式
#GP(0)如果内存地址是非冠状的。 如果一个 内存操作数 不在64字节边界上对齐, 不论片段如何 。
#SS(0)如果引用SS段的内存地址为非冠状形式. #PF(fault-code) 如果发生 页面错误.
#NM如果 CR0.TS[bit 3] = 1.
#UD若CPUID.01H:ECX.XSAVE[26]=0或CPUID.0DH.01H:EAX.XSAVEC[1]=0. 若CR4.OSXSAVE[bit 18]=0. 若使用LOCK前缀.
#AC如果该例外被禁用, 如上文所述, 内存操作数 不在64字节边界上对齐, 则会发出一般保护例外( #GP) 信号。 例如, 如果启用对齐检查例外( #AC) (和 CPL 是 3) , 则无法保证对 #AC 的信号, 并可能随执行而变化, 如下所示。 在没有对 #AC 表示信号的所有执行中, 都会发出一般保护例外。 此外, 校正检查的宽度也会随执行而变化。 例如, 对于特定的执行来说, 可能会发出对齐检查例外信号, 而对于所有其他错位( 4- 8- 或 16-byte 错位) 。

来源