Vesta
中文
源代码

PMULLD, PMULLQ

乘以包装整数和存储低结果

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
66 0F 38 40 /rPMULLD xmm1, xmm2/m128A有效有效在xmm1和xmm2/m128中乘以包装的dword 有符号整数,并在xmm1中存储每个产品的低位32位.
VEX.128.66.0F38.WIG 40 /rVPMULLD xmm1, xmm2, xmm3/m128B有效有效在xmm2和xmm3/m128中乘以包装的dword 有符号整数,并在xmm1中存储每个产品的低位32位.
VEX.256.66.0F38.WIG 40 /rVPMULLD ymm1, ymm2, ymm3/m256B有效有效在ymm2和ymm3/m256中乘以包装的dword 有符号整数,并在ymm1中存储每个产品的低位32位.
EVEX.128.66.0F38.W0 40 /rVPMULLD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcstC有效有效乘以打包的词有符号整数输入xmm2和AVX512F(或)xmm3/m128/m32bcst 并存储低度的 32 比特AVX10.1每个产品在xmm1下级写掩码 k1.
EVEX.256.66.0F38.W0 40 /rVPMULLD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcstC有效有效乘以打包的词有符号整数输入ymm2和AVX512F(或)ymm3/m256/m32bcst 并存储低度的 32 比特AVX10.1每个产品在ymm1下级写掩码 k1.
EVEX.512.66.0F38.W0 40 /rVPMULLD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcstC有效有效乘以打包的词有符号整数输入zmm2其他资源AVX10.1 zmm3/m512/m32bcst 并存储每个产品的低32位元zmm1下级写掩码 k1.
EVEX.128.66.0F38.W1 40 /rVPMULLQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcstC有效有效乘以组合的q字有符号整数输入xmm2和AVX512DQ(或)xmm3/m128/m64bcst和存储低64位AVX10.1每个产品在xmm1下级写掩码 k1.
EVEX.256.66.0F38.W1 40 /rVPMULLQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcstC有效有效乘以组合的q字有符号整数输入ymm2和AVX512DQ(或)ymm3/m256/m64bcst和存储低64位AVX10.1每个产品在ymm1下级写掩码 k1.
EVEX.512.66.0F38.W1 40 /rVPMULLQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcstC有效有效乘以组合的q字有符号整数输入zmm2其他资源AVX10.1 zmm3/m512/m64bcst和存储每个产品的低64位元zmm1下级写掩码 k1.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg lectura y escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

B

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. vex.vvvv lecturaVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

C

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. evex.vvvv lecturaEVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Full

实测开销

正在从 arch-data 加载实测数据...

说明

执行 SIMD 从 第一源操作数 的每个元素中,用 第二源操作数 中对应的元素,将已签名的dword/qword 整数相乘. 每个64/128位中间结果的低32/64位被存储到目标操作数.

128位遗产 SSE 版本 : 第一个来源和目标操作数是XMM登记册. 第二源操作数是一个XMM的寄存器或128位的内存位置. 相应的ZMM目的地注册保持不变的位数(MAXVL-1:128).

VEX.128 编码版本 : 第一个来源和目标操作数是XMM登记册. 第二源操作数是一个XMM的寄存器或128位的内存位置. 对应的ZMM注册被清零的位数(MAXVL-1:128).

VEX.256 编码版本 : 第一源操作数是一个YMM登记册; 第二源操作数是一个YMM寄存器或256位内存位置. 对应目的地ZMM的比特(MAXVL-1:256)登记被清零.

EVEX 编码版本 : 第一源操作数是一个ZMM/YMM/XMM登记册. 第二源操作数是一个ZMM/YMM/XMM的登记器,512/256/128位内存位置或512/256/128位矢量从32/64位内存位置广播. 目标操作数基于写掩码 k1有条件更新.

行动

VPMULLQ (EVEX Encoded Versions)

(KL, VL) = (2, 128), (4, 256), (8, 512)

FOR j := 0 TO KL-1

i := j * 64

IF k1[j] OR *no writemask* THEN

             IF (EVEX.b == 1) AND (SRC2 *is memory*)

                  THEN Temp[127:0] := SRC1[i+63:i] * SRC2[63:0]

                  ELSE Temp[127:0] := SRC1[i+63:i] * SRC2[i+63:i]

             FI;

             DEST[i+63:i] := Temp[63:0]

     ELSE

             IF *merging-masking*         ; merging-masking

                  THEN *DEST[i+63:i] remains unchanged*

                  ELSE                    ; zeroing-masking

                    DEST[i+63:i] := 0

             FI

FI;

ENDFOR

DEST[MAXVL-1:VL] := 0

VPMULLD (EVEX Encoded Versions)

(KL, VL) = (4, 128), (8, 256), (16, 512)

FOR j := 0 TO KL-1

i := j * 32

IF k1[j] OR *no writemask* THEN

             IF (EVEX.b = 1) AND (SRC2 *is memory*)

                  THEN Temp[63:0] := SRC1[i+31:i] * SRC2[31:0]

                  ELSE Temp[63:0] := SRC1[i+31:i] * SRC2[i+31:i]

             FI;

             DEST[i+31:i] := Temp[31:0]

     ELSE

             IF *merging-masking*         ; merging-masking

                  *DEST[i+31:i] remains unchanged*

                  ELSE                    ; zeroing-masking

                    DEST[i+31:i] := 0

             FI

FI;

ENDFOR

DEST[MAXVL-1:VL] := 0


VPMULLD (VEX.256 Encoded Version)
Temp0[63:0] := SRC1[31:0] * SRC2[31:0]
Temp1[63:0] := SRC1[63:32] * SRC2[63:32]
Temp2[63:0] := SRC1[95:64] * SRC2[95:64]
Temp3[63:0] := SRC1[127:96] * SRC2[127:96]
Temp4[63:0] := SRC1[159:128] * SRC2[159:128]
Temp5[63:0] := SRC1[191:160] * SRC2[191:160]
Temp6[63:0] := SRC1[223:192] * SRC2[223:192]
Temp7[63:0] := SRC1[255:224] * SRC2[255:224]

DEST[31:0] := Temp0[31:0]
DEST[63:32] := Temp1[31:0]
DEST[95:64] := Temp2[31:0]
DEST[127:96] := Temp3[31:0]
DEST[159:128] := Temp4[31:0]
DEST[191:160] := Temp5[31:0]
DEST[223:192] := Temp6[31:0]
DEST[255:224] := Temp7[31:0]
DEST[MAXVL-1:256] := 0

VPMULLD (VEX.128 Encoded Version)
Temp0[63:0] := SRC1[31:0] * SRC2[31:0]
Temp1[63:0] := SRC1[63:32] * SRC2[63:32]
Temp2[63:0] := SRC1[95:64] * SRC2[95:64]
Temp3[63:0] := SRC1[127:96] * SRC2[127:96]
DEST[31:0] := Temp0[31:0]
DEST[63:32] := Temp1[31:0]
DEST[95:64] := Temp2[31:0]
DEST[127:96] := Temp3[31:0]
DEST[MAXVL-1:128] := 0

PMULLD (128-bit Legacy SSE Version)
Temp0[63:0] := DEST[31:0] * SRC[31:0]
Temp1[63:0] := DEST[63:32] * SRC[63:32]
Temp2[63:0] := DEST[95:64] * SRC[95:64]
Temp3[63:0] := DEST[127:96] * SRC[127:96]
DEST[31:0] := Temp0[31:0]
DEST[63:32] := Temp1[31:0]
DEST[95:64] := Temp2[31:0]
DEST[127:96] := Temp3[31:0]
DEST[MAXVL-1:128] (Unmodified)

Intel C/C++ 内在编译器

VPMULLD __m512i _mm512_mullo_epi32(__m512i a, __m512i b);
VPMULLD __m512i _mm512_mask_mullo_epi32(__m512i s, __mmask16 k, __m512i a, __m512i b);
VPMULLD __m512i _mm512_maskz_mullo_epi32( __mmask16 k, __m512i a, __m512i b);
VPMULLD __m256i _mm256_mask_mullo_epi32(__m256i s, __mmask8 k, __m256i a, __m256i b);
VPMULLD __m256i _mm256_maskz_mullo_epi32( __mmask8 k, __m256i a, __m256i b);
VPMULLD __m128i _mm_mask_mullo_epi32(__m128i s, __mmask8 k, __m128i a, __m128i b);
VPMULLD __m128i _mm_maskz_mullo_epi32( __mmask8 k, __m128i a, __m128i b);
VPMULLD __m256i _mm256_mullo_epi32(__m256i a, __m256i b);
PMULLD __m128i _mm_mullo_epi32(__m128i a, __m128i b);
VPMULLQ __m512i _mm512_mullo_epi64(__m512i a, __m512i b);
VPMULLQ __m512i _mm512_mask_mullo_epi64(__m512i s, __mmask8 k, __m512i a, __m512i b);
VPMULLQ __m512i _mm512_maskz_mullo_epi64( __mmask8 k, __m512i a, __m512i b);
VPMULLQ __m256i _mm256_mullo_epi64(__m256i a, __m256i b);
VPMULLQ __m256i _mm256_mask_mullo_epi64(__m256i s, __mmask8 k, __m256i a, __m256i b);
VPMULLQ __m256i _mm256_maskz_mullo_epi64( __mmask8 k, __m256i a, __m256i b);
VPMULLQ __m128i _mm_mullo_epi64(__m128i a, __m128i b);
VPMULLQ __m128i _mm_mask_mullo_epi64(__m128i s, __mmask8 k, __m128i a, __m128i b);
VPMULLQ __m128i _mm_maskz_mullo_epi64( __mmask8 k, __m128i a, __m128i b);

SIMD 浮点 例外

None.

其他例外

Non-EVEX-encoded discription,参见表2-21"第4类例外条件".

EVEX-encoded 指令,参见表2-51,"Type E4类例外条件".

来源