Vesta
中文
源代码

VPBLENDMB, VPBLENDMW

使用 Opmask 控制器混合字节/ Word 矢量

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
EVEX.128.66.0F38.W0 66 /rVPBLENDMB xmm1 {k1}{z}, xmm2, xmm3/m128A有效有效混合字节整数矢量xmm2和字节矢量AVX512BW)OR xmm3/m128并存储结果为xmm1,在AVX10.1控制罩下.
EVEX.256.66.0F38.W0 66 /rVPBLENDMB ymm1 {k1}{z}, ymm2, ymm3/m256A有效有效混合字节整数矢量ymm2和字节矢量AVX512BW)OR ymm3/m256并存储结果为ymm1,在AVX10.1控制罩下.
EVEX.512.66.0F38.W0 66 /rVPBLENDMB zmm1 {k1}{z}, zmm2, zmm3/m512A有效有效混合字节整数矢量zmm2和字节矢量ORAVX10.1 zmm3/m512,并将结果存储在zmm1,置于控制罩下.
EVEX.128.66.0F38.W1 66 /rVPBLENDMW xmm1 {k1}{z}, xmm2, xmm3/m128A有效有效混合单词整数向量xmm2和单词向量AVX512BW)OR xmm3/m128,并将结果存储在xmm1,在AVX10.1控制罩下.
EVEX.256.66.0F38.W1 66 /rVPBLENDMW ymm1 {k1}{z}, ymm2, ymm3/m256A有效有效混合单词整数向量ymm2和单词向量AVX512BW)OR ymm3/m256,并将结果存储在ymm1,在AVX10.1控制罩下.
EVEX.512.66.0F38.W1 66 /rVPBLENDMW zmm1 {k1}{z}, zmm2, zmm3/m512A有效有效混合单词整数向量zmm2和单词向量ORAVX10.1 zmm3/m512,并将结果存储在zmm1,置于控制罩下.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. evex.vvvv lecturaEVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Full Mem

实测开销

正在从 arch-data 加载实测数据...

说明

在 第一源操作数 字节矢量寄存器和来自内存或寄存器的 第二源操作数 字节矢量之间,执行逐项元素混合字节/字节元素,使用指令掩码作为选择器. 结果会被写入目的地字节矢量寄存器.

目的地和第一个源操作数是ZMM/YMM/XMM登记册. 第二源操作数可以是ZMM/YMM/XMM的登记册,512/256/128位内存位置或512/256/128位内存位置.

口罩不作为写掩码用于此指令. 相反,遮罩被用作元素选择器:目的地的每个元素都使用相关遮罩位值(第一源0,第二源1)在第一源或第二源之间有条件地选择.

行动

VPBLENDMB (EVEX encoded versions)
(KL, VL) = (16, 128), (32, 256), (64, 512)

FOR j := 0 TO KL-1

i := j * 8

IF k1[j] OR *no writemask*

     THEN DEST[i+7:i] := SRC2[i+7:i]

     ELSE

             IF *merging-masking*                  ; merging-masking

                  THEN DEST[i+7:i] := SRC1[i+7:i]

                  ELSE                             ; zeroing-masking

                    DEST[i+7:i] := 0

             FI;

FI;

ENDFOR

DEST[MAXVL-1:VL] := 0;

VPBLENDMW (EVEX encoded versions)

(KL, VL) = (8, 128), (16, 256), (32, 512)

FOR j := 0 TO KL-1

i := j * 16

IF k1[j] OR *no writemask*

     THEN DEST[i+15:i] := SRC2[i+15:i]

     ELSE

             IF *merging-masking*                  ; merging-masking

                  THEN DEST[i+15:i] := SRC1[i+15:i]

                  ELSE                             ; zeroing-masking

                    DEST[i+15:i] := 0

             FI;

FI;

ENDFOR

DEST[MAXVL-1:VL] := 0

Intel C/C++ 内在编译器

VPBLENDMB __m512i _mm512_mask_blend_epi8(__mmask64 m, __m512i a, __m512i b);
VPBLENDMB __m256i _mm256_mask_blend_epi8(__mmask32 m, __m256i a, __m256i b);
VPBLENDMB __m128i _mm_mask_blend_epi8(__mmask16 m, __m128i a, __m128i b);
VPBLENDMW __m512i _mm512_mask_blend_epi16(__mmask32 m, __m512i a, __m512i b);
VPBLENDMW __m256i _mm256_mask_blend_epi16(__mmask16 m, __m256i a, __m256i b);
VPBLENDMW __m128i _mm_mask_blend_epi16(__mmask8 m, __m128i a, __m128i b);

SIMD 浮点 例外

None

其他例外

参见表2-51"E4类例外条件".

来源