Vesta
中文
源代码

VPBLENDMD, VPBLENDMQ

使用 Opmask 控制器的混合进式32/Int64矢量

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
EVEX.128.66.0F38.W0 64 /rVPBLENDMD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcstA有效有效混合双字整数向量xmm2和AVX512F)或双字向量xmm3/m128/m32bcst和AVX10.1存储结果为xmm1,置于控制罩下.
EVEX.256.66.0F38.W0 64 /rVPBLENDMD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcstA有效有效混合双字整数向量ymm2和AVX512F)或双字向量ymm3/m256/m32bcst和AVX10.1存储结果为ymm1,置于控制罩下.
EVEX.512.66.0F38.W0 64 /rVPBLENDMD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcstA有效有效混合双字整数向量zmm2和ORAVX10.1双字向量zmm3/m512/m32bcst,并存储结果为zmm1,置于控制罩下.
EVEX.128.66.0F38.W1 64 /rVPBLENDMQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcstA有效有效混合四字形整数向量xmm2和AVX512F)或四字形向量xmm3/m128/m64bcst,并存储AVX10.1的结果为xmm1,置于控制罩下.
EVEX.256.66.0F38.W1 64 /rVPBLENDMQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcstA有效有效混合四字形整数向量ymm2和AVX512F)或四字形向量ymm3/m256/m64bcst,并存储AVX10.1的结果为ymm1,置于控制罩下.
EVEX.512.66.0F38.W1 64 /rVPBLENDMQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcstA有效有效混合四字整数向量zmm2和ORAVX10.1四字向量zmm3/m512/m64bcst,并将结果存储于zmm1,置于控制罩下.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. evex.vvvv lecturaEVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Full

实测开销

正在从 arch-data 加载实测数据...

说明

在第一源操作数(第二个操作数)和第二源操作数(第三个操作数)的元素之间,用一个opmask寄存器作为选择控制,进行逐个元素的混合. 混合结果写入目的地.

目的地和第一个源操作数是ZMM登记册. 第二源操作数可以是ZMM寄存器,512位内存位置或512位向量从32位内存位置广播.

Opmask 寄存器不作为 写掩码 用于此指令 。 相反,遮罩被用作元素选择器:目的地的每个元素都使用相关遮罩位值(第一源操作数为0,第二源操作数为1)在第一源或第二源之间有条件地选择.

如果 EVEX.z 设定,则在 目标操作数 被清零 中对应的遮罩比特值为0的元素.

行动

VPBLENDMD (EVEX encoded versions)

(KL, VL) = (4, 128), (8, 256), (16, 512)

FOR j := 0 TO KL-1

i := j * 32

IF k1[j] OR *no controlmask*

     THEN

             IF (EVEX.b = 1) AND (SRC2 *is memory*)

                  THEN

                    DEST[i+31:i] := SRC2[31:0]

                  ELSE

                    DEST[i+31:i] := SRC2[i+31:i]

             FI;

     ELSE

             IF *merging-masking*                 ; merging-masking

                  THEN DEST[i+31:i] := SRC1[i+31:i]

                  ELSE                            ; zeroing-masking

                    DEST[i+31:i] := 0

             FI;

FI;

ENDFOR

DEST[MAXVL-1:VL] := 0;

VPBLENDMD (EVEX encoded versions)

(KL, VL) = (4, 128), (8, 256), (16, 512)

FOR j := 0 TO KL-1

i := j * 32

IF k1[j] OR *no controlmask*

     THEN

             IF (EVEX.b = 1) AND (SRC2 *is memory*)

                  THEN

                    DEST[i+31:i] := SRC2[31:0]

                  ELSE

                    DEST[i+31:i] := SRC2[i+31:i]

             FI;

     ELSE

             IF *merging-masking*                 ; merging-masking

                  THEN DEST[i+31:i] := SRC1[i+31:i]

                  ELSE                            ; zeroing-masking

                    DEST[i+31:i] := 0

             FI;

FI;

ENDFOR

DEST[MAXVL-1:VL] := 0

Intel C/C++ 内在编译器

VPBLENDMD __m512i _mm512_mask_blend_epi32(__mmask16 k, __m512i a, __m512i b);
VPBLENDMD __m256i _mm256_mask_blend_epi32(__mmask8 m, __m256i a, __m256i b);
VPBLENDMD __m128i _mm_mask_blend_epi32(__mmask8 m, __m128i a, __m128i b);
VPBLENDMQ __m512i _mm512_mask_blend_epi64(__mmask8 k, __m512i a, __m512i b);
VPBLENDMQ __m256i _mm256_mask_blend_epi64(__mmask8 m, __m256i a, __m256i b);
VPBLENDMQ __m128i _mm_mask_blend_epi64(__mmask8 m, __m128i a, __m128i b);

SIMD 浮点 例外

None

其他例外

参见表2-51"E4类例外条件".

来源