Vesta
中文
源代码

VPSHLD

连接和移动数据包左侧逻辑

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
EVEX.128.66.0F3A.W1 70 /r /ibVPSHLDW xmm1{k1}{z}, xmm2, xmm3/m128, imm8A有效有效Concateate 目的地和 源操作数, AND AVX512VL) 提取结果通过在imm8的恒定值OR AVX10.1转移到左侧的xmm1.
EVEX.256.66.0F3A.W1 70 /r /ibVPSHLDW ymm1{k1}{z}, ymm2, ymm3/m256, imm8A有效有效Concateate 目的地和 源操作数, AND AVX512VL) 提取结果通过在imm8的恒定值OR AVX10.1转移到左侧的ymm1.
EVEX.512.66.0F3A.W1 70 /r /ibVPSHLDW zmm1{k1}{z}, zmm2, zmm3/m512, imm8A有效有效Concateate 目的地和 源操作数, OR AVX10.1 提取结果以 imm8 的恒值转换为 zmm1 。
EVEX.128.66.0F3A.W0 71 /r /ibVPSHLDD xmm1{k1}{z}, xmm2, xmm3/m128/m32bcst, imm8B有效有效Concateate 目的地和 源操作数, AND AVX512VL) 提取结果通过在imm8的恒定值OR AVX10.1转移到左侧的xmm1.
EVEX.256.66.0F3A.W0 71 /r /ibVPSHLDD ymm1{k1}{z}, ymm2, ymm3/m256/m32bcst, imm8B有效有效Concateate 目的地和 源操作数, AND AVX512VL) 提取结果通过在imm8的恒定值OR AVX10.1转移到左侧的ymm1.
EVEX.512.66.0F3A.W0 71 /r /ibVPSHLDD zmm1{k1}{z}, zmm2, zmm3/m512/m32bcst, imm8B有效有效Concateate 目的地和 源操作数, OR AVX10.1 提取结果以 imm8 的恒值转换为 zmm1 。
EVEX.128.66.0F3A.W1 71 /r /ibVPSHLDQ xmm1{k1}{z}, xmm2, xmm3/m128/m64bcst, imm8B有效有效Concateate 目的地和 源操作数, AND AVX512VL) 提取结果通过在imm8的恒定值OR AVX10.1转移到左侧的xmm1.
EVEX.256.66.0F3A.W1 71 /r /ibVPSHLDQ ymm1{k1}{z}, ymm2, ymm3/m256/m64bcst, imm8B有效有效Concateate 目的地和 源操作数, AND AVX512VL) 提取结果通过在imm8的恒定值OR AVX10.1转移到左侧的ymm1.
EVEX.512.66.0F3A.W1 71 /r /ibVPSHLDQ zmm1{k1}{z}, zmm2, zmm3/m512/m64bcst, imm8B有效有效Concateate 目的地和 源操作数, OR AVX10.1 提取结果以 imm8 的恒值转换为 zmm1 。

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. evex.vvvv lecturaEVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移
  4. imm8 lectura指令后的立即数字节

Tupla: Full Mem

B

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. evex.vvvv lecturaEVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移
  4. imm8 lectura指令后的立即数字节

Tupla: Full

实测开销

正在从 arch-data 加载实测数据...

说明

复合数据包,提取结果以恒值向左移动. 本指令支持内存断层抑制.

行动

VPSHLDW DEST, SRC2, SRC3, imm8
(KL, VL) = (8, 128), (16, 256), (32, 512)
FOR j := 0 TO KL-1:

    IF MaskBit(j) OR *no writemask*:
          tmp := concat(SRC2.word[j], SRC3.word[j]) << (imm8 & 15)
          DEST.word[j] := tmp.word[1]

    ELSE IF *zeroing*:
          DEST.word[j] := 0

    *ELSE DEST.word[j] remains unchanged*
DEST[MAX_VL-1:VL] := 0

VPSHLDD DEST, SRC2, SRC3, imm8
(KL, VL) = (4, 128), (8, 256), (16, 512)
FOR j := 0 TO KL-1:

    IF SRC3 is broadcast memop:
          tsrc3 := SRC3.dword[0]

    ELSE:
          tsrc3 := SRC3.dword[j]

    IF MaskBit(j) OR *no writemask*:
          tmp := concat(SRC2.dword[j], tsrc3) << (imm8 & 31)
          DEST.dword[j] := tmp.dword[1]

    ELSE IF *zeroing*:
          DEST.dword[j] := 0

    *ELSE DEST.dword[j] remains unchanged*
DEST[MAX_VL-1:VL] := 0

VPSHLDQ DEST, SRC2, SRC3, imm8
(KL, VL) = (2, 128), (4, 256), (8, 512)
FOR j := 0 TO KL-1:

    IF SRC3 is broadcast memop:
          tsrc3 := SRC3.qword[0]

    ELSE:
          tsrc3 := SRC3.qword[j]

    IF MaskBit(j) OR *no writemask*:
          tmp := concat(SRC2.qword[j], tsrc3) << (imm8 & 63)
          DEST.qword[j] := tmp.qword[1]

    ELSE IF *zeroing*:
          DEST.qword[j] := 0

    *ELSE DEST.qword[j] remains unchanged*
DEST[MAX_VL-1:VL] := 0

Intel C/C++ 内在编译器

VPSHLDD __m128i _mm_shldi_epi32(__m128i, __m128i, int);
VPSHLDD __m128i _mm_mask_shldi_epi32(__m128i, __mmask8, __m128i, __m128i, int);
VPSHLDD __m128i _mm_maskz_shldi_epi32(__mmask8, __m128i, __m128i, int);
VPSHLDD __m256i _mm256_shldi_epi32(__m256i, __m256i, int);
VPSHLDD __m256i _mm256_mask_shldi_epi32(__m256i, __mmask8, __m256i, __m256i, int);
VPSHLDD __m256i _mm256_maskz_shldi_epi32(__mmask8, __m256i, __m256i, int);
VPSHLDD __m512i _mm512_shldi_epi32(__m512i, __m512i, int);
VPSHLDD __m512i _mm512_mask_shldi_epi32(__m512i, __mmask16, __m512i, __m512i, int);
VPSHLDD __m512i _mm512_maskz_shldi_epi32(__mmask16, __m512i, __m512i, int);
VPSHLDQ __m128i _mm_shldi_epi64(__m128i, __m128i, int);
VPSHLDQ __m128i _mm_mask_shldi_epi64(__m128i, __mmask8, __m128i, __m128i, int);
VPSHLDQ __m128i _mm_maskz_shldi_epi64(__mmask8, __m128i, __m128i, int);
VPSHLDQ __m256i _mm256_shldi_epi64(__m256i, __m256i, int);
VPSHLDQ __m256i _mm256_mask_shldi_epi64(__m256i, __mmask8, __m256i, __m256i, int);
VPSHLDQ __m256i _mm256_maskz_shldi_epi64(__mmask8, __m256i, __m256i, int);
VPSHLDQ __m512i _mm512_shldi_epi64(__m512i, __m512i, int);
VPSHLDQ __m512i _mm512_mask_shldi_epi64(__m512i, __mmask8, __m512i, __m512i, int);
VPSHLDQ __m512i _mm512_maskz_shldi_epi64(__mmask8, __m512i, __m512i, int);
VPSHLDW __m128i _mm_shldi_epi16(__m128i, __m128i, int);
VPSHLDW __m128i _mm_mask_shldi_epi16(__m128i, __mmask8, __m128i, __m128i, int);
VPSHLDW __m128i _mm_maskz_shldi_epi16(__mmask8, __m128i, __m128i, int);
VPSHLDW __m256i _mm256_shldi_epi16(__m256i, __m256i, int);
VPSHLDW __m256i _mm256_mask_shldi_epi16(__m256i, __mmask16, __m256i, __m256i, int);
VPSHLDW __m256i _mm256_maskz_shldi_epi16(__mmask16, __m256i, __m256i, int);
VPSHLDW __m512i _mm512_shldi_epi16(__m512i, __m512i, int);
VPSHLDW __m512i _mm512_mask_shldi_epi16(__m512i, __mmask32, __m512i, __m512i, int);
VPSHLDW __m512i _mm512_maskz_shldi_epi16(__mmask32, __m512i, __m512i, int);

SIMD 浮点 例外

None.

其他例外

参见表2-51"E4类例外条件".

来源