Vesta
中文
源代码

VPSHRDV

连接和可变移动包装右侧数据逻辑

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
EVEX.128.66.0F38.W1 72 /rVPSHRDVW xmm1{k1}{z}, xmm2, xmm3/m128A有效有效Concatenate xmm1和xmm2,提取结果AND AVX512VL)在xmm3/m128 OR AVX10.1中按值向右转至xmm1.
EVEX.256.66.0F38.W1 72 /rVPSHRDVW ymm1{k1}{z}, ymm2, ymm3/m256A有效有效Concatenate ymm1和ymm2,提取结果AND AVX512VL)在xmm3/m256 OR AVX10.1中按值向右转至ymm1.
EVEX.512.66.0F38.W1 72 /rVPSHRDVW zmm1{k1}{z}, zmm2, zmm3/m512A有效有效Concatenate zmm1和zmm2,提取结果OR AVX10.1在zmm3/m512中按值向右移到zmm1.
EVEX.128.66.0F38.W0 73 /rVPSHRDVD xmm1{k1}{z}, xmm2, xmm3/m128/m32bcstB有效有效Concatenate xmm1和xmm2,提取结果AND AVX512VL)在xmm3/m128 OR AVX10.1中按值向右转至xmm1.
EVEX.256.66.0F38.W0 73 /rVPSHRDVD ymm1{k1}{z}, ymm2, ymm3/m256/m32bcstB有效有效Concatenate ymm1和ymm2,提取结果AND AVX512VL)在xmm3/m256 OR AVX10.1中按值向右转至ymm1.
EVEX.512.66.0F38.W0 73 /rVPSHRDVD zmm1{k1}{z}, zmm2, zmm3/m512/m32bcstB有效有效Concatenate zmm1和zmm2,提取结果OR AVX10.1在zmm3/m512中按值向右移到zmm1.
EVEX.128.66.0F38.W1 73 /rVPSHRDVQ xmm1{k1}{z}, xmm2, xmm3/m128/m64bcstB有效有效Concatenate xmm1和xmm2,提取结果AND AVX512VL)在xmm3/m128 OR AVX10.1中按值向右转至xmm1.
EVEX.256.66.0F38.W1 73 /rVPSHRDVQ ymm1{k1}{z}, ymm2, ymm3/m256/m64bcstB有效有效Concatenate ymm1和ymm2,提取结果AND AVX512VL)在xmm3/m256 OR AVX10.1中按值向右转至ymm1.
EVEX.512.66.0F38.W1 73 /rVPSHRDVQ zmm1{k1}{z}, zmm2, zmm3/m512/m64bcstB有效有效Concatenate zmm1和zmm2,提取结果OR AVX10.1在zmm3/m512中按值向右移到zmm1.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg lectura y escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. evex.vvvv lecturaEVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Full Mem

B

  1. modrm.reg lectura y escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. evex.vvvv lecturaEVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Full

实测开销

正在从 arch-data 加载实测数据...

说明

组合数据,提取结果按变量值向右移动。 本指令支持内存断层抑制.

行动

VPSHRDVW DEST, SRC2, SRC3
(KL, VL) = (8, 128), (16, 256), (32, 512)
FOR j := 0 TO KL-1:

    IF MaskBit(j) OR *no writemask*:
          DEST.word[j] := concat(SRC2.word[j], DEST.word[j]) >> (SRC3.word[j] & 15)

    ELSE IF *zeroing*:
          DEST.word[j] := 0

    *ELSE DEST.word[j] remains unchanged*
DEST[MAX_VL-1:VL] := 0

VPSHRDVD DEST, SRC2, SRC3
(KL, VL) = (4, 128), (8, 256), (16, 512)
FOR j := 0 TO KL-1:

    IF SRC3 is broadcast memop:
          tsrc3 := SRC3.dword[0]

    ELSE:
          tsrc3 := SRC3.dword[j]

    IF MaskBit(j) OR *no writemask*:
          DEST.dword[j] := concat(SRC2.dword[j], DEST.dword[j]) >> (tsrc3 & 31)

    ELSE IF *zeroing*:
          DEST.dword[j] := 0

    *ELSE DEST.dword[j] remains unchanged*
DEST[MAX_VL-1:VL] := 0

VPSHRDVQ DEST, SRC2, SRC3
(KL, VL) = (2, 128), (4, 256), (8, 512)
FOR j := 0 TO KL-1:

    IF SRC3 is broadcast memop:
          tsrc3 := SRC3.qword[0]

    ELSE:
          tsrc3 := SRC3.qword[j]

    IF MaskBit(j) OR *no writemask*:
          DEST.qword[j] := concat(SRC2.qword[j], DEST.qword[j]) >> (tsrc3 & 63)

    ELSE IF *zeroing*:
          DEST.qword[j] := 0

    *ELSE DEST.qword[j] remains unchanged*
DEST[MAX_VL-1:VL] := 0

Intel C/C++ 内在编译器

VPSHRDVQ __m128i _mm_shrdv_epi64(__m128i, __m128i, __m128i);
VPSHRDVQ __m128i _mm_mask_shrdv_epi64(__m128i, __mmask8, __m128i, __m128i);
VPSHRDVQ __m128i _mm_maskz_shrdv_epi64(__mmask8, __m128i, __m128i, __m128i);
VPSHRDVQ __m256i _mm256_shrdv_epi64(__m256i, __m256i, __m256i);
VPSHRDVQ __m256i _mm256_mask_shrdv_epi64(__m256i, __mmask8, __m256i, __m256i);
VPSHRDVQ __m256i _mm256_maskz_shrdv_epi64(__mmask8, __m256i, __m256i, __m256i);
VPSHRDVQ __m512i _mm512_shrdv_epi64(__m512i, __m512i, __m512i);
VPSHRDVQ __m512i _mm512_mask_shrdv_epi64(__m512i, __mmask8, __m512i, __m512i);
VPSHRDVQ __m512i _mm512_maskz_shrdv_epi64(__mmask8, __m512i, __m512i, __m512i);
VPSHRDVD __m128i _mm_shrdv_epi32(__m128i, __m128i, __m128i);
VPSHRDVD __m128i _mm_mask_shrdv_epi32(__m128i, __mmask8, __m128i, __m128i);
VPSHRDVD __m128i _mm_maskz_shrdv_epi32(__mmask8, __m128i, __m128i, __m128i);
VPSHRDVD __m256i _mm256_shrdv_epi32(__m256i, __m256i, __m256i);
VPSHRDVD __m256i _mm256_mask_shrdv_epi32(__m256i, __mmask8, __m256i, __m256i);
VPSHRDVD __m256i _mm256_maskz_shrdv_epi32(__mmask8, __m256i, __m256i, __m256i);
VPSHRDVD __m512i _mm512_shrdv_epi32(__m512i, __m512i, __m512i);
VPSHRDVD __m512i _mm512_mask_shrdv_epi32(__m512i, __mmask16, __m512i, __m512i);
VPSHRDVD __m512i _mm512_maskz_shrdv_epi32(__mmask16, __m512i, __m512i, __m512i);
VPSHRDVW __m128i _mm_shrdv_epi16(__m128i, __m128i, __m128i);
VPSHRDVW __m128i _mm_mask_shrdv_epi16(__m128i, __mmask8, __m128i, __m128i);
VPSHRDVW __m128i _mm_maskz_shrdv_epi16(__mmask8, __m128i, __m128i, __m128i);
VPSHRDVW __m256i _mm256_shrdv_epi16(__m256i, __m256i, __m256i);
VPSHRDVW __m256i _mm256_mask_shrdv_epi16(__m256i, __mmask16, __m256i, __m256i);
VPSHRDVW __m256i _mm256_maskz_shrdv_epi16(__mmask16, __m256i, __m256i, __m256i);
VPSHRDVW __m512i _mm512_shrdv_epi16(__m512i, __m512i, __m512i);
VPSHRDVW __m512i _mm512_mask_shrdv_epi16(__m512i, __mmask32, __m512i, __m512i);
VPSHRDVW __m512i _mm512_maskz_shrdv_epi16(__mmask32, __m512i, __m512i, __m512i);

SIMD 浮点 例外

None.

其他例外

参见表2-51"E4类例外条件".

来源