Vesta
中文
源代码

VRCP14PS

计算包装浮点32值的对称性

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
EVEX.128.66.0F38.W0 4C /rVRCP14PS xmm1 {k1}{z}, xmm2/m128/m32bcstA有效有效计算所包装的 AVX512F) OR 单精度浮点值在 AVX10.1 xmm2/m128/m32bcst 中的近似对等值,并将结果存储在 xmm1. under 写掩码.
EVEX.256.66.0F38.W0 4C /rVRCP14PS ymm1 {k1}{z}, ymm2/m256/m32bcstA有效有效计算所包装的 AVX512F) OR 单精度浮点值在 AVX10.1 ymm2/m256/m32bcst 中的近似对等值,并将结果存储在 ymm1. under 写掩码.
EVEX.512.66.0F38.W0 4C /rVRCP14PS zmm1 {k1}{z}, zmm2/m512/m32bcstA有效有效计算所包装的 OR AVX10.1 单精度浮点 值在 zmm2/m512/m32bcst 中的大致对等值,并将结果存储在 zmm1 中。在 写掩码 下。

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Full

实测开销

正在从 arch-data 加载实测数据...

说明

本指令对源操作数(第二个操作数)中打包单精度浮点值的近似对等值进行SIMD计算,并将包装的单精度浮点结果存储在目标操作数(第一个操作数)中. 此近似的最大相对误差小于2-14.

源操作数可以是ZMM寄存器,512位内存位置或512位向量从32位内存位置广播. 目标操作数是一个根据写掩码有条件更新的ZMM登记册.

VRCP14PS指令不受MXCSR寄存器中四舍五入控制位的影响. 当一个源值为0.0时,返回一个带有源值符号的值. 一个异常源值只有在 DAZ 位值设置在 MXCSR 时才会作为零处理. 否则它会被正确对待(即不作为0.0). 只有当 FTZ 位值在 MXCSR 中设置时,下流结果才会被冲到零. 否则会用操作数的符号正确处理(即正确的下流结果为写). 当一个源值是SNaN或QNaN时,将SNaN转换成QNaN或返回源QNaN.

EVEX.vvvv是保留的,必须是1111b,否则指令会#UD.

MXCSR例外旗帜不受本指令影响,浮点例外不报告.

VRCP14PS/VRCP14SS 特殊情况

0X2-128INF非常小的异常
-2-128X -0-INF非常小的异常

行动

VRCP14PS (EVEX encoded versions)

(KL, VL) = (4, 128), (8, 256), (16, 512)

FOR j := 0 TO KL-1

i := j * 32

IF k1[j] OR *no writemask* THEN

             IF (EVEX.b = 1) AND (SRC *is memory*)

                  THEN DEST[i+31:i] := APPROXIMATE(1.0/SRC[31:0]);

                  ELSE DEST[i+31:i] := APPROXIMATE(1.0/SRC[i+31:i]);

             FI;

ELSE

     IF *merging-masking*                 ; merging-masking

             THEN *DEST[i+31:i] remains unchanged*

             ELSE                         ; zeroing-masking

                  DEST[i+31:i] := 0

     FI;

FI;

ENDFOR;
DEST[MAXVL-1:VL] := 0

Intel C/C++ 内在编译器

VRCP14PS __m512 _mm512_rcp14_ps( __m512 a);
VRCP14PS __m512 _mm512_mask_rcp14_ps(__m512 s, __mmask16 k, __m512 a);
VRCP14PS __m512 _mm512_maskz_rcp14_ps( __mmask16 k, __m512 a);
VRCP14PS __m256 _mm256_rcp14_ps( __m256 a);
VRCP14PS __m256 _mm512_mask_rcp14_ps(__m256 s, __mmask8 k, __m256 a);
VRCP14PS __m256 _mm512_maskz_rcp14_ps( __mmask8 k, __m256 a);
VRCP14PS __m128 _mm_rcp14_ps( __m128 a);
VRCP14PS __m128 _mm_mask_rcp14_ps(__m128 s, __mmask8 k, __m128 a);
VRCP14PS __m128 _mm_maskz_rcp14_ps( __mmask8 k, __m128 a);

SIMD 浮点 例外

None.

其他例外

参见表2-51"E4类例外条件".

来源