Vesta
中文
源代码

PAND

逻辑 AND

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
NP 0F DB /r1PAND mm, mm/m64A有效有效位法AND mm/m64 和 mm.
66 0F DB /rPAND xmm1, xmm2/m128A有效有效Xmm2/m128和xmm1的位法AND.
VEX.128.66.0F.WIG DB /rVPAND xmm1, xmm2, xmm3/m128B有效有效Xmm3/m128和xmm的位元AND.
VEX.256.66.0F.WIG DB /rVPAND ymm1, ymm2, ymm3/.m256B有效有效Ymm2的位元AND,以及ymm3/m256和存储结果ymm1.
EVEX.128.66.0F.W0 DB /rVPANDD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcstC有效有效以AVX512F为单位的包装双字整数的位元AND)OR xmm2和xmm3/m128/m32bcst并存储结果AVX10.1在xmm1使用写掩码 k1.
EVEX.256.66.0F.W0 DB /rVPANDD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcstC有效有效以AVX512F为单位的包装双字整数的位元AND)OR ymm2和ymm3/m256/m32bcst并存储结果AVX10.1在ymm1使用写掩码 k1.
EVEX.512.66.0F.W0 DB /rVPANDD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcstC有效有效在OR AVX10.1 zmm2和zmm3/m512/m32bcst和存储中以位法表示的已包装双字整数的AND,结果使用写掩码 k1的zmm1.
EVEX.128.66.0F.W1 DB /rVPANDQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcstC有效有效用 xmm2 AVX512F) OR 和 xmm3/m128/m64bcst 和 store 组合四字整数的位元AND 使用 writemask k1 生成 AVX10.1 xmm1.
EVEX.256.66.0F.W1 DB /rVPANDQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcstC有效有效用 ymm2 AVX512F) OR 和 ymm3/m256/m64bcst 和 store 组合四字整数的位元AND 使用 writemask k1 生成 AVX10.1 ymm1.
EVEX.512.66.0F.W1 DB /rVPANDQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcstC有效有效以 zmm2 OR AVX10.1 和 zmm3/m512/m64bcst 的四字整数的位元AND 和存储结果为 zmm1 使用 writemask k1.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg lectura y escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

B

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. vex.vvvv lecturaVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

C

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. evex.vvvv lecturaEVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Full

实测开销

正在从 arch-data 加载实测数据...

说明

在第一源操作数和第二源操作数上执行一个位逻辑AND操作,并将结果存储在目标操作数中. 如果第一个和第二个操作数对应的位数为1,则结果的每个位数被设定为1,否则被设定为0.

在64位模式中,没有用VEX/EVEX编码,使用REX前缀形式为REX.R允许此指令访问额外的注册(XMM8-XMM15).

遗产 SSE 指令 : 源操作数可以是MMX技术寄存器或64位内存位置. 目标操作数可以是MMX技术登记册.

128位遗产 SSE 版本 : 第一源操作数是一个XMM登记册. 第二个操作数可以是XMM寄存器或128位内存位置. 目的地与第一个来源的XMM注册点没有区别,对应的MAXVL-1:128注册点的上位点(ZMM注册点)没有修改.

EVEX 编码版本 : 第一源操作数是一个ZMM/YMM/XMM登记册. 第二源操作数可以是ZMM/YMM/XMM的寄存器,512/256/128位内存位置或512/256/128位矢量从32/64位内存位置播出. 目的地操作器是一个ZMM/YMM/XMM的寄存器,在32/64位颗粒性时,以写mask k1有条件更新.

VEX.256 编码版本 : 第一源操作数是一个YMM登记册. 第二源操作数是一个YMM的寄存器或256位的内存位置. 目标操作数是一个YMM登记册. 对应的ZMM注册目的地被清零的上位(MAXVL-1:256).

VEX.128 编码版本 : 第一源操作数是一个XMM登记册. 第二源操作数是一个XMM的寄存器或128位的内存位置. 目标操作数是一个XMM登记册. 对应的ZMM注册目的地被清零的上位(MAXVL-1:128).

行动

PAND (64-bit Operand)
DEST := DEST AND SRC

PAND (128-bit Legacy SSE Version)
DEST := DEST AND SRC
DEST[MAXVL-1:128] (Unmodified)

VPAND (VEX.128 Encoded Version)
DEST := SRC1 AND SRC2
DEST[MAXVL-1:128] := 0

VPAND (VEX.256 Encoded Instruction)
DEST[255:0] := (SRC1[255:0] AND SRC2[255:0])
DEST[MAXVL-1:256] := 0

VPANDD (EVEX Encoded Versions)

(KL, VL) = (4, 128), (8, 256), (16, 512)

FOR j := 0 TO KL-1

i := j * 32

IF k1[j] OR *no writemask*

     THEN

             IF (EVEX.b = 1) AND (SRC2 *is memory*)

                   THEN DEST[i+31:i] := SRC1[i+31:i] BITWISE AND SRC2[31:0]

                   ELSE DEST[i+31:i] := SRC1[i+31:i] BITWISE AND SRC2[i+31:i]

             FI;

     ELSE

             IF *merging-masking*             ; merging-masking

                   THEN *DEST[i+31:i] remains unchanged*

                   ELSE                       ; zeroing-masking

                    DEST[i+31:i] := 0

             FI

FI;

ENDFOR

DEST[MAXVL-1:VL] := 0


VPANDQ (EVEX Encoded Versions)

(KL, VL) = (2, 128), (4, 256), (8, 512)

FOR j := 0 TO KL-1

i := j * 64

IF k1[j] OR *no writemask*

     THEN

             IF (EVEX.b = 1) AND (SRC2 *is memory*)

                   THEN DEST[i+63:i] := SRC1[i+63:i] BITWISE AND SRC2[63:0]

                   ELSE DEST[i+63:i] := SRC1[i+63:i] BITWISE AND SRC2[i+63:i]

             FI;

     ELSE

             IF *merging-masking*        ; merging-masking

                   THEN *DEST[i+63:i] remains unchanged*

                   ELSE                  ; zeroing-masking

                    DEST[i+63:i] := 0

             FI

FI;

ENDFOR

DEST[MAXVL-1:VL] := 0

Intel C/C++ 内在编译器

VPANDD __m512i _mm512_and_epi32( __m512i a, __m512i b);
VPANDD __m512i _mm512_mask_and_epi32(__m512i s, __mmask16 k, __m512i a, __m512i b);
VPANDD __m512i _mm512_maskz_and_epi32( __mmask16 k, __m512i a, __m512i b);
VPANDQ __m512i _mm512_and_epi64( __m512i a, __m512i b);
VPANDQ __m512i _mm512_mask_and_epi64(__m512i s, __mmask8 k, __m512i a, __m512i b);
VPANDQ __m512i _mm512_maskz_and_epi64( __mmask8 k, __m512i a, __m512i b);
VPANDND __m256i _mm256_mask_and_epi32(__m256i s, __mmask8 k, __m256i a, __m256i b);
VPANDND __m256i _mm256_maskz_and_epi32( __mmask8 k, __m256i a, __m256i b);
VPANDND __m128i _mm_mask_and_epi32(__m128i s, __mmask8 k, __m128i a, __m128i b);
VPANDND __m128i _mm_maskz_and_epi32( __mmask8 k, __m128i a, __m128i b);
VPANDNQ __m256i _mm256_mask_and_epi64(__m256i s, __mmask8 k, __m256i a, __m256i b);
VPANDNQ __m256i _mm256_maskz_and_epi64( __mmask8 k, __m256i a, __m256i b);
VPANDNQ __m128i _mm_mask_and_epi64(__m128i s, __mmask8 k, __m128i a, __m128i b);
VPANDNQ __m128i _mm_maskz_and_epi64( __mmask8 k, __m128i a, __m128i b);
PAND __m64 _mm_and_si64 (__m64 m1, __m64 m2) (V)PAND __m128i _mm_and_si128 ( __m128i a, __m128i b) VPAND __m256i _mm256_and_si256 ( __m256i a, __m256i b);

受影响的旗帜

None.

数字例外

None.

其他例外

Non-EVEX-encoded discription,参见表2-21,"第4类例外条件". EVEX-encoded discription,参见表2-51,"第E4类例外条件".

来源