Vesta
中文
源代码

VSCALEFPH

以 FP16 值缩放的 FP16 值

stableVMJITAOTinstruction

编码

操作码指令Op/En64 位兼容/传统说明
EVEX.128.66.MAP6.W0 2C /rVSCALEFPH xmm1{k1}{z}, xmm2, xmm3/m128/m16bcstA有效有效使用 AND AVX512VL 以 xmm2 的值对来自 xmm3/m128/m16bcst 的已打包的 FP16 值进行缩放,并存储 OR AVX10.1 的结果为 xmm1 受 写掩码 k1 的约束.
EVEX.256.66.MAP6.W0 2C /rVSCALEFPH ymm1{k1}{z}, ymm2, ymm3/m256/m16bcstA有效有效使用 AND AVX512VL 以 ymm2 的值对来自 ymm3/m256/m16bcst 的已打包的 FP16 值进行缩放,并存储 OR AVX10.1 的结果是 ymm1 被写入 k1 。
EVEX.512.66.MAP6.W0 2C /rVSCALEFPH zmm1{k1}{z}, zmm2, zmm3/m512/m16bcst {er}A有效有效使用 zmm3/m512/m16bcst 的 OR AVX10.1 值在 zmm2 中缩放已打包的 FP16 值,并将结果存储在 zmm1 中,以 写掩码 和 k1 为对象.

操作数编码

每个模式对应上表 Op/En 列的一个取值，说明各操作数按书写顺序分别编码在指令的哪个字段，以及指令对它是读、是写还是两者兼有。

A

  1. modrm.reg escrituraModRM 字节的 reg 字段（第 5-3 位）
  2. vex.vvvv lecturaVEX 前缀的 vvvv 字段（按位取反）
  3. modrm.rm lecturaModRM 字节的 r/m 字段（第 2-0 位）；当 mod 字段要求时，还包括 SIB 字节和位移

Tupla: Full

实测开销

正在从 arch-data 加载实测数据...

说明

本指令在 第一源操作数 中执行一个 浮点 的 FP16 值的集合值的 浮点 比例尺,将它乘以 2 到 第二源操作数 中的 FP16 值的功率. 目的地元素根据写掩码更新.

此操作的方程式由:

     zmm1 := zmm2 * 2floor(zmm3).

地板(zmm3)是指最大整数值zmm3.

如果结果无法在 FP16 中表示,则会发出适当的溢出响应(对于正缩放 操作数),或者适当的下流响应(对于负缩放 操作数). 溢出和下流响应取决于四舍五入模式(对于符合IEEE的四舍五入),以及MXCSR(例外面具位)中的其他设置,以及SAE位.

表5-39和表5-40列出了特殊情况输入值的处理情况。

VSCALEFPH/VSCALEFSH 特殊情况

+/-QNAN 组合键QNaN( 曲线1)+INF+0QNaN( 曲线1)如果两个来源都是SNAN
+/- SNAN 组合键QNaN( 曲线1)QNaN( 曲线1)QNaN( 曲线1)QNaN( 曲线1)YES
+/-INFQNaN( 曲线2)Src1QNaN_IndefiniteSrc1IF Src2 是 SNaN 或 - INF 。
+/-0QNaN( 曲线2)QNaN_IndefiniteSrc1Src1IF Src2 是 SNaN 或 + INF

行动

def scale_fp16(src1,src2):

    tmp1 := src1
    tmp2 := src2
    return tmp1 * POW(2, FLOOR(tmp2))

VSCALEFPH dest{k1}, src1, src2
VL = 128, 256, or 512
KL := VL / 16

IF (VL = 512) AND (EVEX.b = 1) and no memory operand:
    SET_RM(EVEX.RC)

ELSE
    SET_RM(MXCSR.RC)

FOR i := 0 to KL-1:
    IF k1[i] or *no writemask*:
          IF SRC2 is memory and (EVEX.b = 1):
                tsrc := src2.fp16[0]
          ELSE:
                tsrc := src2.fp16[i]
          dest.fp16[i] := scale_fp16(src1.fp16[i],tsrc)
    ELSE IF *zeroing*:
          dest.fp16[i] := 0
    //else dest.fp16[i] remains unchanged

DEST[MAXVL-1:VL] := 0

Intel C/C++ 内在编译器

VSCALEFPH __m128h _mm_mask_scalef_ph (__m128h src, __mmask8 k, __m128h a, __m128h b);
VSCALEFPH __m128h _mm_maskz_scalef_ph (__mmask8 k, __m128h a, __m128h b);
VSCALEFPH __m128h _mm_scalef_ph (__m128h a, __m128h b);
VSCALEFPH __m256h _mm256_mask_scalef_ph (__m256h src, __mmask16 k, __m256h a, __m256h b);
VSCALEFPH __m256h _mm256_maskz_scalef_ph (__mmask16 k, __m256h a, __m256h b);
VSCALEFPH __m256h _mm256_scalef_ph (__m256h a, __m256h b);
VSCALEFPH __m512h _mm512_mask_scalef_ph (__m512h src, __mmask32 k, __m512h a, __m512h b);
VSCALEFPH __m512h _mm512_maskz_scalef_ph (__mmask32 k, __m512h a, __m512h b);
VSCALEFPH __m512h _mm512_scalef_ph (__m512h a, __m512h b);
VSCALEFPH __m512h _mm512_mask_scalef_round_ph (__m512h src, __mmask32 k, __m512h a, __m512h b, const int rounding);
VSCALEFPH __m512h _mm512_scalef_round_ph (__m512h a, __m512h b, const int rounding);

SIMD 浮点 例外

Overflow, Underflow, Invalid, Precision, Denormal (for Src1).

Src2 没有报告异常情况。

其他例外

EVEX-encoded 指令,参见表2-48,"Type E2类例外条件".

来源